标签: PCIe仿真

前面一篇博文讲用ModelSim仿真vivado工程的时候，工程用的xapp1052的参考设计。在仿真的时候，发现PCIe对应的8个高速串口一直位置高阻态。这个问题今天貌似找到答案了 先来回顾下上篇博文提到的“高阻”问题，如下图所示，PCIe对应的收发高速串行端口一直高阻态。 今天在阅读7系PCIe产品手册（PG054）的时候，发现里面有提到PIPE模式仿真会旁路掉transceiver模块，这样可以加快仿真速度，减少用户仿真时间 经过查看xapp1052给的参考设计的仿真测试顶层，确实打开了PIPE仿真模式，将PIPE仿真模式关闭后，发现transceiver不再位置高阻，在有PCIe访问的时候，也有数据传递，并能看到数翻转（具体的修改在board.v文件中）： 对比打开和关闭PIPE仿真模式，可以发现，打开PIPE模式仿真完成时间只需要50us左右（注：指ModelSim时间），而关闭PIPE，ModelSim跑完整个仿真需要110us（而实际运行的时间可能需要等待近10分钟，关闭PIPE时间可能少于5分钟）。 PS：尽管解决了“高阻态”问题，但是示例给的testname == "pio_writeReadBack_test0"测试仍然没有成功，发现01020304，收到的确实00020304，即收发不匹配。 （备注： vsim +notimingchecks -t 1ps +TESTNAME=pio_writeReadBack_test0 -voptargs="+acc" -L work -L secureip -L unisims_ver \ work.board glbl ）