标签: 分享
相关资源
-
-
FPGA/CPLD数字电路设计经验分享……
-
-
-
CTA音频调试经验分享（MTK）CTAAcousticTuningExperienceShare本部分只是一些CTA调试的经验搜集，具体调试方法请参见：ACQUAAcousticTestpresentationMTKSZHW测试项目调试顺序：测试项目调试顺序：CTA测试一共有7个测试项目：两个频响：SFR/RFR四个声音度大小：SLR/RLR（normal\maxvol.）/STMR一个发送失真:sendingdistortion较理想的调试顺序：第一步：两个频率响应（RFR/SFR）原因：SFR改变会造成SLR/STMR改变RFR改变会造成RLR改变经验：SFR在设置sendingFIR为全通（32767）即容易通过。如果需要调整,调试方法跟RFR相似,将模式选TX即可,调试SFR,请将FIRscale设置成1.RFR需要在META中调整（这是整个测试中最花精力的地方）。原因：第二步：调整SLR/RLRSDfail会修改SFR，造成SLR/STMR改变第三步：STMR在SLR确定后调整。原因：第四步：查看sendingdistortion.STMR会随SLR改变而改变经验：SDfail可以通过将SFR1KHz的频响往上拉的方式提高在1KHz的感度，从而通过。2软件设定影响（ACQUA/META）从ACQUA导出EXCEL文件时假如ACQUA设定中勾上converttodB，META中选择LogdB假如ACQUA设定中未勾上converttodB，META中选择LinearACQUAdefault是没有打勾，所以META设定为Linear3全通RFR曲线(音量的影响)音量的影响)由于此时receivingFIR为allpass(32767)，rece……
-
100多RD买的资料，打包大分享，造福没钱的兄弟,100多RD买的资料分享给没有钱的朋友……
-
FPGA&CPLD数字电路设计经验分享,FPGA&CPLD数字电路设计经验分享……
-
静电经验分享--静电经验分享手机的两个关键指标：一个是EMI，一个是ESD。这两个指标的好坏直接决定了手机质量。个人觉得我们公司的手机在这两个指标上做的还不尽完善，也没有能在射频及结构方面形成统一的规范。本文结合个人的一点点工作经验，谈一下有关静电的问题，内容浅显，但希望能对同事有所帮助，也请各位同事批评指正。一、静电标准1、静电测试的分类包括气隙放电和接触放电。2、相对湿度GB/T17626.2—1998中要求为30%－60%。湿度变化对测试结果影响很大，一般选择的在40％左右。3、施加放电点气隙放电是针对缝隙放电，放电点包括按键、天线与机身结合处、面支与面壳结合处、背支与背壳结合处、侧键及侧键条、MIC孔、螺丝孔、视窗与面支结合处以及转轴的左右装饰件等。接触放电是针对金属放电，放电点为机身所有的金属件。每个点放电次数一般为10次。4、试验等级|等级|气隙放电（kv）|接触放电(kv)||1|2|2||2|4|4||3|8|6||4|15|8|注：国家认证采取等级35、测试状态手机应在待机状态、响铃状态和通话状态下分别进行静电测试。现在我们公司的实验中心只在待机状态下进行静电试验。二、静电预防静电保护所遵循的原则是：先堵后放，堵……
-
设计经验分享FPGA/CPLD数字电路设计经验FPGA/CPLD数字电路设计经验分享摘要：在数字电路的设计中，时序设计是一个系统性能的主要标志，在高层次设计方法中，对时序控制的抽象度也相应提高，因此在设计中较难把握，但在理解RTL电路时序模型的基础上，采用合理的设计方法在设计复杂数字系统是行之有效的，通过许多设计实例证明采用这种方式可以使电路的后仿真通过率大大提高，并且系统的工作频率可以达到一个较高水平。关键词：FPGA数字电路时序时延路径建立时间保持时间1数字电路设计中的几个基本概念：1.1建立时间和保持时间：建立时间（setuptime）是指在触发器的时钟信号上升沿到来以前，数据稳定不变的时间，如果建立时间不够，数据将不能在这个时钟上升沿被打入触发器；保持时间（holdtime）是指在触发器的时钟信号上升沿到来以后，数据稳定不变的时间，如果保持时间不够，数据同样不能被打入触发器。如图1。数据稳定传输必须满足建立和保持时间的要求，当然在一些情况下，建立时间和保持时间的值可以为零。PLD/FPGA开发软件可以自动计算两个相关输入的建立和保持时间（如图2）1FPGA/CPLD数字电路设计经验图1建立时间和保持时间关系图注：在考虑建立保持时间时，应该考虑时钟树向后偏斜的情况，在考虑建立时间时应该考虑时钟树向前偏斜的情况。在进行后仿真时，最大延迟用来检查建立时间，最小延时用来检查保持时间。建立时间的约束和时钟周期有关，当系统在高频时钟下无法工作时，降低时钟频率就可以使系统完成工作。保持时间是一个和时钟周期无关的参数，如果设计不合理，使得布局布线工具无法布出高质量的时钟树，那么无论如何调整时钟频率也无法达到要求，只有对所设计系统作较大改动才有可能正常工作，导……
-
[分享]【来一套VIRTEXIIBOARD的完整原理...,[分享]【来一套VIRTEXIIBOARD的完整原理图】……
-
分享：IC封装编码规则1、BGA(ball grid array) 球形触点陈列，表面贴装型封装之一。在印刷基板的背面按陈列方式制作出球形凸点用以 代替引脚，在印刷基板的正面装配LSI 芯片，然后用模压树脂或灌封方法进行密封。也称为凸 点陈列载体(PAC)。引脚可超过200，是多引脚LSI 用的一种封装。 封装本体也可做得比QFP(四侧引脚扁平封装)小。例如，引脚中心距为1.5mm 的360 引脚BGA 仅为31mm 见方；而引脚中心距为0.5mm 的304 引脚QFP 为40mm 见方。而且BGA 不用担心QFP 那样的引脚变形问题。 该封装是美国Motorola 公司开发的，首先在便携式电话等设备中被采用，今后在美国有可 能在个人计算机中普及。最初，BGA 的引脚(凸点)中心距为1.5mm，引脚数为225。现在也有 一些LSI 厂家正在开发500 引脚的BGA。 BGA 的问题是回流焊后的外观检查。现在尚不清楚是否有效的外观检查方法。有的认为， 由于焊接的中心距较大，连接可以看作是稳定的，只能通过功能检查来处理。 美国Motorola 公司把用模压树脂密封的封装称为OMPAC，而把灌封方法密封的封装称为GPAC(见OMPAC 和GPAC)。 2、BQFP(quad flat package with bumper) 带缓冲垫的四侧引脚扁平封装。QFP 封装之一，在封装本体的四个角设置突起(缓冲垫)以 防止在运送过程中引脚发生弯曲变形。美国半导体厂家主要在微处理器和ASIC 等电路中采用 此封装。引脚中心距0.635mm，引脚数从84 到196 左右(见QFP)。 3、碰焊PGA(butt joint pin grid array) 表面贴装型PGA 的别称(见表面贴装型PGA)。 4、C－(ceramic) 表……
-
POWERPCB使用心得分享PCB布线设计注意事项1.单面焊盘：不要用铜皮块来充当表面贴装元件的焊盘，应该用单面焊盘，通常情况下单面焊盘不钻孔，所以应将孔径设置为0。2.过孔与焊盘：过孔不要用焊盘代替，反之亦然。3.文字要求：字符标注等应尽量避免上焊盘，尤其是表面贴装元件的焊盘和在Bottem层上的焊盘，更不应印有字符和标注。如果实在空间太小放不了字符而需放在焊盘上的，又无特殊声明是否保留字符，我们在做板时将切除Bottem层上任何上焊盘的字符部分（不是整个字符切除）和切除TOP层上表贴元件焊盘上的字符部分，以保证焊接的可靠性。大铜皮上印字符的，先喷锡后印字符，字符不作切削。板外字符一律做删除处理。4.阻焊绿油（一般为绿油，也有用黑油的，看具体而定）要求：A.凡是按规范设计，元件的焊接点用焊盘来表示，这些焊盘（包括过孔）均会自动不上阻焊，但是若用铜皮块当表贴焊盘（例：键盘）或用线段当金手指插头，而又不作特别处理，阻焊油将掩盖这些焊盘和金手指，容易造成误解性错误。B.电路板上除焊盘外，如果需要某些区域不上阻焊油墨（即特殊阻焊），应该在相应的图层上（顶层的画在TopSolderMark层，底层的则画在BottomSolderMask层上）用实心图形来表达不要上阻焊油墨的区域。比如要在Top层一大铜面上露出一个矩形区域上铅锡，可以直接在TopSolderMask层上画出这个实心的矩形，而无须编辑一个单面焊盘来表达不上阻焊油墨，一般设置SolderMask层的Copper（铜皮）的显示颜色区别于Top，Bottom层的Copper（铜皮）的显示颜色，以区别需要不上阻焊油墨的铜皮区域。C．对于有BGA的板，BGA焊盘旁的过孔焊盘在元件面均须盖绿油。5.铺铜区要求：大面积铺铜无……
