标签: DMA写

问题描述：EP端发起了DMA写，但是RP侧并未收到DMA写的TLP，但是收到了写完成的中断TLP。 参考了Xilinx官网论坛这个帖子，解决了这个问题： https://forums.xilinx.com/t5/PCI-Express/Problems-of-PCIE-DMA-simulation/m-p/329263 xapp1052只是说要设置Bus Master Enable，实际在仿真（或者实际设计）的时候RP和EP侧都行将该bit置位。