原创 对应Xilinx的PCIe DMA写操作仿真问题的解决

2019-8-26 17:48 3885 22 2 分类: FPGA/CPLD 文集: Xilinx PCIe仿真模型
问题描述:EP端发起了DMA写,但是RP侧并未收到DMA写的TLP,但是收到了写完成的中断TLP。
参考了Xilinx官网论坛这个帖子,解决了这个问题:
https://forums.xilinx.com/t5/PCI-Express/Problems-of-PCIE-DMA-simulation/m-p/329263

xapp1052只是说要设置Bus Master Enable,实际在仿真(或者实际设计)的时候RP和EP侧都行将该bit置位。

作者: coyoo, 来源:面包板社区

链接: https://mbb.eet-china.com/blog/uid-me-1010859.html

版权声明:本文为博主原创,未经本人允许,禁止转载!

给作者打赏,鼓励TA抓紧创作!

赞赏支持
点赞 22
赞赏0

文章评论0条评论)

登录后参与讨论
EE直播间
更多
我要评论
0
22
1
2
3
4
5
6
7
8
9
0
关闭 站长推荐上一条 /6 下一条