tag 标签: Xilinx

相关博文
  • 热度 5
    2023-3-3 16:36
    920 次阅读|
    0 个评论
    随着农业生产模式和视觉技术的发展,农业采摘机器人的应用已逐渐成为了智慧农业的新趋势,通过机器视觉技术对农作物进行自动检测和识别已成为采摘机器人设计的关键技术之一,这决定了机器人的采摘效果和农场的经济效率。目前市面上最常见的是基于单片机开发的自动采摘机器人,但是随着人工智能的快速发展,通过建立神经网络基于大量图像数据训练的识别方法成为新一代智慧农业发展必不可缺的硬性条件。 智慧农业-图片来源 于网络 升级农业生产机器人,主控芯片该如何选择呢?FPGA实时高速采集功能,搭配ARM端高性能处理系统 ,必然是机器人构建自动识别采摘系统最优解决方案。Xilinx公司的Zynq 7000 系列的芯片作为控制器,既可以完成机器视觉算法,又可以实现对机器人的控制程序。此外,FPGA特有的并行处理能力可同时对多个目标进行识别采摘,提高了采摘效率;在此期间,可以通过优化算法和训练学习图像数据,对果实好坏进行分拣。 农产品识别系统的工作流程可分为以下几个步骤: (1)摄像头采集图像,将图像信息通过串口发送到FPGA,预处理图像数据。 (2)调用ZYNQ芯片的识别算法程序包,识别农产品的种类,成熟度,大小等相关信息。 (3)通过网络、多媒体接口把相应农产品信息显示在触摸屏和云端,实时监控画面并记录采摘信息。 (4)在通过FPGA和软件的协调下,对图像中水果坐标信息进行计算,控制电机运转机械臂对成熟果实进行采摘操作。 基于Zyn q 7000系列FPGA农业生产识别系统流程框架图 随着农业升级硬件需求的不断增加,米尔电子基于Xilinx Zynq 7000系列7Z010/7Z020处理器,设计了一款简单易开发的单板Z-turn Board,大容量存储设计,支持系统长期数据存储;拥有丰富的接口,摄像头接口,HDMI显示接口,LCD 接口,可连接高清触摸屏幕,显示各类数据信息,实现就地监控和农作物实时管理;拥有千兆网口和CAN,PMOD,丰富的I/O等数据通讯接口,可轻松应对各类场景下的多种功能需求。并且该单板支持PYNQ设计平台,设计人员可以通过Python语言和库,利用Zynq中融合可编程逻辑和微处理器的优势来快速构建更强大的嵌入式系统。 米尔基于Xilinx -7Z01 0/20-V2单板 附基于Xilinx -7Z010/20处理的MYS-7Z010/20-V2单板资料: SOC : Xilinx Zynq-7010/20 高性能双核ARM Cortex-A9处理系统(PS),FPGA架构:可编程逻辑单元 XC7Z010(28K,约43万逻辑门 )XC7Z020(85K,约1.3M逻辑门)。 系统内存 : 1GB DDR3 SDRAM(512MB*2) 存储 : QSPI 默认16MB,TF CARD槽(支持外部启动) 网络 : 一路千兆网口 视频 : HDMI接口 USB : USB HOST*2 JTAG : 1路PS/PL复用 JTAG接口(进行编程调试下载) 供电 :5V/0.5A 为了开发的多样性,米尔还为Z-turn Board设计出专属Z-turn IO Cape,扩展了Z-turn 的普通IO,ADC,LCD,摄像头接口等,能搭配更多的外设模组共同使用。大大扩展了开发场景。 Z-turn+Z-turn IO Cape
  • 热度 6
    2023-2-24 16:26
    924 次阅读|
    0 个评论
    嵌入式ARM+FPGA架构开发板PCIE2SCREEN示例分析与测试-米尔MYD-JX8MMA7
    本篇测评由电子发烧友的优秀测评者“zealsoft”提供。 本次测试内容为米尔MYD-JX8MMA7开发板其ARM端的测试例程pcie2screen并介绍一下FPGA端程序的修改。 ​ 01. 测试例程pcie2screen 例程pcie2screen是配合MYD-JX8MMA7开发板所带的MYIR_PCIE_5T_CMOS 工程的测试例,它的作用是显示FPGA所连接的摄像头所采集的视频。运行该程序后屏幕会显示一个标题为demo的窗口。 使用鼠标点击 ready按钮,demo 窗口会显示连续的视频,说明摄像头、DDR、PCIE接口各部分正常。如果没有接摄像头,该程序会显示杂乱无章的图像。 该测试例的源码没有包括在SDK中,可以向米尔公司的技术人员索取。该实例程序是用Qt开发的,使用了OpenGL技术。程序包括以下几个主要的类: MainWindow:QMainWindow子类,是显示窗口的。 uOpenglYuv:QOpenGLWidget子类,用于显示采集到的图像。该类的initializeGL函数用于初始化OpenGL。paintGL函数是用于绘制图像的,其中最核心的语句是: glTexImage2D(GL_TEXTURE_2D, 0, GL_RGBA, vW, vH, 0, GL_RGBA, GL_UNSIGNED_BYTE, pRGB); 其中的pRGB保存从FPGA读取的数据。从这句我们可以看出该程序所要求的图像的格式。 xdma_getImg:主线程类 xdma_programe:对RIFFA接口进行了封装,其中的read_pack用于读取FPGA数据,被主线程循环调用。其函数定义如下: int xdma_programe::read_pack(char *pData, int len) { //int buffer ; //int buffer ; int buffer ; int i; if(dev_fd != NULL) { fpga_send(dev_fd, 0, buffer, len / 4, 0, 1, 25000); fpga_recv(dev_fd, 0, buffer, len / 4, 25000); memcpy(pData, (char *)buffer, len); return len; } else { return 0; } } 从函数中可以看出,在每次读数据前,该函数先向FPGA写一次数据(数据无意义,和FPGA的状态机有关),每次读入一整帧的数据。 02. FPGA端程序的修改 FPGA端的逻辑控制在chnl_tester.v中,它定义了一个状态机,用于对数据收发进行控制。状态机定义如下: always @(posedge CLK or posedge RST) begin if (RST) begin rLen <= #1 0; rCount <= #1 0; rState <= #1 0; rData <= #1 0; vout_vs_r <= #1 0; end else begin case (rState) 3'd0: begin // Wait for start of RX, save length if (CHNL_RX) begin rLen <= #1 CHNL_RX_LEN; rCount <= #1 0; rState <= #1 3'd1; end end 3'd1: begin // Wait for last data in RX, save value if (CHNL_RX_DATA_VALID) begin rData <= #1 CHNL_RX_DATA; rCount <= #1 rCount + (C_PCI_DATA_WIDTH/32); end = rLen)begin rState <= #1 3'd2; end end 3'd2: begin // Prepare for TX if (read_valid) begin rCount <= #1 0; rState <= #1 3'd3; end end 3'd3: begin // Start TX with save length and data value if (CHNL_TX_DATA_REN) begin //rData <= #1 data_in; rCount <= #1 rCount + (C_PCI_DATA_WIDTH/32); = rLen) rState <= #1 3'd4; end end 3'd4: begin if (vout_vs_r) rState <= #1 3'd5; else begin vout_vs_r <= #1 1; rState <= #1 3'd4; rCount <= #1 0; end end 3'd5: begin if (vs_flag) begin rState <= #1 3'd0; vout_vs_r <= #1 0; end else rState <= #1 3'd5; end endcase end end 我们手头没有摄像头进行测试,所以简单修改该程序,使程序发送蓝色渐变色带信号。 核心修改如下: …… reg rColor = 0; …… assign CHNL_TX_DATA = (read_en)? {rColor, rColor}:64'd0; …… 3'd3: begin // Start TX with save length and data value if (CHNL_TX_DATA_REN) begin //rData <= #1 data_in; // if (rCount % 5 == 4) rColor <= #1 rColor + 1; = 255) rColor <= #1 0; rCount <= #1 rCount + (C_PCI_DATA_WIDTH/32); = rLen) rState <= #1 3'd4; end end ……
  • 2023-1-13 17:27
    2 次阅读|
    0 个评论
    Demo演示:ARM+FPGA主流嵌入式架构板卡-HDMI显示摄像画面
    各位工程师小伙伴们,大家好, ARM+FPGA 作为一种主流的嵌入式系统的处理架构。相对于单纯的的ARM开发或单纯的FPGA开发,ARM加FPGA能够带来功耗、性能、成本等组合优势。 米尔新推出的 MYD-JX8MMXA7开发板基于ARM+FPGA架构,集成i.MX 8M Mini和ARTIX7处理器,在实现高速采集和高清显示二合一上具有明显的成本优势。 接口及模块介绍 米尔 MYD-JX8MMA7开发板是由核心板和底板构成,核心板和底板之间采用金手指连接器连接。 底板上的接口包括以太网接口、 SFP光模块接口、5G模块接口、WiFi/蓝牙接口、HDMI显示接口、LVDS显示接口、MIPI CSI 接口、DVP摄像头接口、音频输入输出接口、USB HOST Type A、USB Type-C、Micro SD、FMC扩展接口、FPGA调试串口、ARM调试串口,且兼容米尔的树莓派扩展模块,实现了工业应用的无限扩展。 目前米尔推出了多种模块均可以在这个开发板上实现快速集成 : Ø DVP摄像头和MIPI摄像头 Ø 7寸LVDS显示 液晶屏 Ø WiFi /BT模块 Ø MY-WiredCom 树莓派拓展模块(可实现多种工业传输协议功能) Ø 支持移远 RM500Q的5G模块。 demo介绍 接下来演示的是通过 HDMI显示摄像头拍摄画面的demo。 首先连接开发板的HDMI接口、鼠标和摄像头模块,将波特率设置为115200,上电进入Linux系统,可以看到启动系统时打印的信息,输入root进入系统,这个时候可以先输入lspci,看一下PCIE有没有连接上,出现视频中的打印信的话,证明PCIE连接成功;接下来测试PCIE的输出显示,在命令行输入pcie2screen,此时,可以看到HDMI屏出现一个demo显示小窗口,点击ready,demo 小窗口会显示摄像头拍摄到的画面,说明摄像头,DDR,PCIE接口正常。 这个 demo的主要工作原理是从摄像头采集到数据后,存储到DDR,DDR将采集的数据通过RIFFA使用PCIE接口传输到ARM端,ARM端使用RIFFA驱动接收PCIE数据后,通过HDMI接口输出显示。 关于如何配置工程,米尔提供的开发文档也有详细的介绍。这次的 demo展示就到此结束啦 优势总结 整体来说,这款开发板集成了 i.MX 8M Mini和ARTIX7处理器,成本优势明显:ARM 接口资源丰富、功耗低,擅长进行多媒体显示、逻辑控制等;FPGA 擅长进行多通道或高速 AD 采集、接口拓展,以及高速信号传输等。ARM 与 FPGA通过高速通信 PCIE 接口快速进行数据通信,可以应用于高端医疗器械、工业数据采集系统、工业控制、雷达等行业。 总结: Ø 集成 i.MX 8M Mini+ARTIX7处理器,二合一成本优势明显; Ø 高性能的 ARM MPU+多媒体能力,良好LINUX UI界面; Ø 对标 ZYNQ 7010的FPGA资源,满足高速数据采集需求; Ø ARM与FPGA之间采用PCIE高速通信,支持200~300MB/S的通信能力。 今天关于这块集 ARM与FPGA功能于一身的板卡介绍就到这里啦。更多关于产品的详细信息可移步米尔官网查看。 米尔电子,专注嵌入式处理器模块设计和研发,是领先的嵌入式处理器模组厂商。米尔电子在嵌入式领域具有 20年的行业技术经验,为客户提供专业的ARM工业控制板、ARM开发板、ARM核心板、ARM开发工具、充电桩计费控制单元及充电控制板等产品和技术服务。此外,米尔电子还可通过涵盖众多ARM处理器及操作系统的专业技术提供定制设计解决方案,通过专业且高效率服务帮助客户加速产品上市进程。
  • 2022-12-9 17:14
    1 次阅读|
    0 个评论
    随着工业物联网的飞速的发展, 5G时代的到来,工业控制系统在生产领域应用越来越广泛,工业物联网为未来工业控制系统灵活性和可扩展性的需求提供了支持。工业物联网使我们的生产数据可以进行规模化集中存储,并利用高速采集、云计算等技术对这些大数据进行分析、挖掘,进而优化生产效率。 工业网关是跨系统互联的桥梁,对接口的类型和数量要求多样化,对设备的可靠性、处理性能、信息安全等要求高,而一般的 MCU 芯片解决方案已经难以应对工业网关的诸多需求,比如外设接口、安全加密解密、访问控制等整体的解决成本较高。米尔电子提出了基于Zynq-7010/7020芯片设计的嵌入式工业网关方案,支持多种类型网关的需求,可在该设计方案基础上进一步开发各种不同的工业网关。 图片来源网络 网关设计最重要 条件之一就 是拥有多路高速的网络接口,米尔电子基于 Xilinx Zynq-7010/20的芯片资源设计出了多网口的MY C-Y7Z010/20-V2核心板 。利用丰富的 FPGA资源, 米尔 在 PL端设计出双千兆网络接口,加上原有ARM端的千兆网络接口,三路千兆网络接口,满足大多数工业网关高速网络接口的需求。并且在底板上配置了工业常用的 RS232,RS485,CAN 等工业通信接口,能满足大多数工业网关复杂的协议数据通信需求,连接各种工业设备。 米尔基于Zynq-7010/20开发板结构图 米尔基于Xilinx Zynq-7010/20核心板的工业网关设计架构图 专属的 IO扩展板卡,满足更多设计需求 MYD-Y7Z010/20 IO Cape是米尔为了MYD-Y7Z010-V2专属推出的IO扩展板卡,在这个板卡上扩展了HDMI,Camera,LCD,多媒体接口。为工业HMI,人机交互设计提供了开发条件。 米尔MYD-Y7Z010/20-V2和专属IO扩展板卡 强大的通信接口 +出色HMI显示 主板搭载 3路千兆网口,RS232,RS485,CAN工业型带隔离接口,再配套上专属IO cape丰富的HDMI,LCD,Camera多媒体接口,不但满足网关设计的高速通信要求,还能提供出色的HMI显示功能。 米尔MYC-Y7Z010/20-V2核心板及开发板 丰富的 PYNQ库 Xilinx Zynq芯片可以基于PYNQ软件框架,调用丰富的Python库对板卡应用层进行开发使用,让上层应用开发者通过Python编程就可以调用FPGA模块,其适用于大面积的设计者和开发者,能帮助用户实现多种高性能的嵌入式应用,包括:并行硬件执行,高帧率视频处理,硬件加速算法,实时信号处理,高带宽IO,低延时控制。 米尔 MYD-Y7Z010/20-V2开发板专为多网口工业应用打造,同时拥有出色的HMI接口功能设计,广泛应用于社会的各个领域,它的具体应用场景包括 环境监测、能源管理系统、智能安防、智慧工厂等其他工业 4.0领域,而 工业物联网作为当今炙手可热的领域,伴随着 5G和IOT等技术快速发展,相信米尔MYD-Y7010/20-V2开发平台能够轻松助力各类设备升级转型,为工业网关和HMI设计量身打造,高速率、低延迟、多连接,更加稳定和安全地实现万物互联。 米尔电子,专注嵌入式处理器模块设计和研发,是领先的嵌入式处理器模组厂商。米尔电子在嵌入式领域具有 20年的行业技术经验,为客户提供专业的ARM工业控制板、ARM开发板、ARM核心板、ARM开发工具、充电桩计费控制单元及充电控制板等产品和技术服务。此外,米尔电子还可通过涵盖众多ARM处理器及操作系统的专业技术提供定制设计解决方案,通过专业且高效率服务帮助客户加速产品上市进程。
  • 热度 7
    2022-11-18 21:14
    831 次阅读|
    0 个评论
    DSP+FPGA评估板 TI TMS320C6657 1.25GHz-DSP原理图
    TI 公司的 TMS320C6655/57 是不定点 / 浮点数字信号处理器( DSP ),基于 KeyStone 多核架构,内核速度高达 1.25GHz ,集成了各种包括 C66x 内核,存储器子系统,外设和加速器在内的各种可编程子系统,非常适用于高性能可编程应用,如任务关键型,测试与自动化,医疗影像以及基础设施设备等领域 。 本文介绍了 TMS320C6655/57 主要特性,框图以及 C6657 +XC7Z035 评估板 XQ6657Z35-EVM 主要特性,方框图, DSP 部分 电路图 。 TI TMS320C6655/57 DSP 是一款性能最高的定点 / 浮点 DSP ,基于 TI 的 KeyStone 多核架构。该器件采用全新的创新 C66x DSP 内核,能够以高达 1.25 GHz 的核心速度运行。对于任务关键型、医学成像、测试和自动化以及其他需要高性能的应用等广泛应用的开发人员, TI 的 TMS320C6655/57 DSP 提供高达 2.5 GHz 的累积 DSP ,并支持高能效且易于使用的平台。此外,它与所有现有的 C6000 系列定点和浮点 DSP 完全向后兼容 . TI 的 KeyStone 架构提供了一个可编程平台,集成了各种子系统( C66x 内核,存储器子系统,外设和加速器),并使用多种创新组件和技术来最大化设备内和设备间通信,从而使各种 DSP 资源能够高效无缝地运行。此架构的核心是关键组件,例如多核导航器,它允许在各种设备组件之间进行有效的数据管理。 TeraNet 是一种无阻塞交换机结构,可实现快速且无争用的内部数据移动。多核共享内存控制器允许直接访问共享内存和外部内存,而无需从交换机结构容量中汲取资金。 对于定点使用, C66x 内核具有 4 × C64x+ 内核的乘法累加 ( MAC ) 能力。此外, C66x 内核集成了浮点功能,每个内核的原始计算性能是业界领先的 40 GMACS/ 内核和 20 GFLOPS/ 内核( @1.25 GHz 工作频率)。它每个周期可以执行 8 个单精度浮点 MAC 操作,可以执行双精度和混合精度操作,并且符合 IEEE754 标准。 C66x 内核包含 90 条新指令(与 C64x+ 内核相比),旨在实现浮点和面向矢量数学的处理。这些增强功能对信号处理、数学和图像采集功能中使用的常用 DSP 内核的性能有了相当大的改进。 C66x 内核向后兼容 TI 上一代 C6000 定点和浮点 DSP 内核的代码,确保软件可移植性并缩短迁移到更快硬件的应用的软件开发周期。 TI C6655/57 DSP 集成了大量片上存储器。除了 32KB 的 L1 程序和数据缓存外,每个内核还有 1024KB 的专用内存,可以配置为映射的 RAM 或缓存。该器件还集成了 1024KB 的多核共享内存,可用作共享 L2 SRAM 和 / 或共享 L3 SRAM 。所有 L2 存储器都集成了错误检测和纠错功能。为了快速访问外部存储器,该器件包括一个运行频率为 1333 MHz 的 32 位 DDR-3 外部存储器接口 ( EMIF ),并支持 ECC DRAM 。 该系列支持许多高速标准接口,包括 RapidIO ver 2 、 PCI Express Gen2 和千兆以太网。它还包括 I2C 、 UART 、多通道缓冲串行端口 ( McBSP )、通用并行端口和 16 位异步 EMIF ,以及使用通用 CMOS IO 。对于设备之间或与 FPGA 的高吞吐量、低延迟通信,包括一个称为 HyperLink 的 40 Gbaud 全双工接口。 TI DSP C6655/57 器件具有一套完整的开发工具,其中包括:增强型 C 编译器、用于简化编程和调度的程序集优化器,以及用于查看源代码执行情况的 WindowsR 调试器接口。 TI TMS320C6655/57 主要特性: 1 、 一个 (C6655) 或两个 (C6657) TMS320C66x ™ DSP 内 核子系统 (CorePacs) ,每个系统都拥有 1.1 、 850 MHz (仅 C6657 ), 1.0 GHz 或 1.25 GHz C66x 定点 / 浮点 CPU 内核 1.25 GHz 时,定点运算速度为 40 GMAC / 内核 针对浮点 @ 1.25GHz 的 20 GFLOP / 内核 1.2 、 存储器 每内核 32K 字节一级程序 (L1P) 内存 每核 32K 字节一级数据 (L1D) 内存 每核 1024K 字节本地 L2 2 、 多核共享存储器控制器 (MSMC) 2.1 、 1024KB MSM SRAM 内存 (由 C6657 的两个 DSP C66x CorePacs 共享) 2.2 、 MSM SRAM 与 DDR3_EMIF 的内存保护单元 3 、 多核导航器 3.1 、 带有队列管理器的 8192 个多用途硬件队列 3.2 、 基于包的 DMA 支持零开销传输 4 、 硬件加速器 4.1 、 两个 Viterbi 协处理器 4.2 、 一个 Turbo 协处理器译码器 5 、 外设 5.11 、 4 个 SRIO2.1 线道 每通道支持 1.24/2.5/3.125/5G 波特率运行 支持直接 I/O ,消息传递 支持四个 1x ,两个 2x ,一个 4x ,和两个 1x + 一个 2x 链路配置 5.12 、 PCIe Gen2 单端口支持 1 或 2 个通道 每通道支持的速率高达 5 GBaud 5.13 、 HyperLink 连接到其它支持资源可扩展性的 KeyStone 架构连接 支持高达 40 Gbaud 5.14 、 千兆以太网 (GbE) 子系统 一个 SGMII 端口 支持 10/100/1000 Mbps 工作速率 5.15 、 32 位 DDR3 接口 DDR3-1333 8GB 可寻址空间 5.16 、 16 位 EMIF 5.17 、 通用并行端口 两个通道,每个 8 位或 16 位 支持 SDR 和 DDR 传输 5.18 、 两个 UART 接口 5.19 、 两个多通道缓冲串行端口 (McBSP) 5.20 、 I2C 接口 5.21 、 32 个 GPIO 引脚 5.22 、 SPI 接口 5.23 、 信号量 (Semaphore) 模块 5.24 、 8 个 64 位定时器 5.25 、 两个片上 PLL 5.26 、 SoC 安全支持 商用温度: 0 ° C 至 85 ° C 扩展温度范围 :-40 ° C 至 100 ° C 扩展低温: -55 ° C 至 100 ° C TMS320C6655/57框图 基于 TMS320C6657+XC7Z035 评估板 XQ6657Z35-EVM TI DSP TMS320C6657+XC7Z035 评估板 由广州星嵌电子科技有限公司自主研发,是基于 TI 多核 DSP TMS320C6657 和 Xilinx Zynq SoC 处理器 XC7Z035 设计的,由核心板与底板组成。 核心板内部通过 SPI 、 EMIF16 、 uPP 、 SRIO 通信接口将 DSP 与 Zynq 结合在一起。底板接口资源丰富,引出 2 路 CameraLink 双向可输入输出、 1 路 SFP+ 光口、 2 路千兆网口、双通道 PCIe 、 USB2.0 、 Micro SD 、 LPC FMC 、 M.2 、音频输入输出等接口,方便用户快速进行产品方案评估与技术预研。 XQ6657Z35-EVM 是一个高性能、经济高效的独立开发平台,使用户能够评估和开发德州仪器的应用程序 。 评估模块 ( EVM ) 还可用作 TMS320C6657 DSP 的硬件参考设计平台。 提供原理图、代码示例和应用笔记,以简化硬件开发过程并缩短上市时间。 http://web.xines.cn/pingguban/28.html 评估板 XQ6657Z35-EVM 主要特性: 1 、 DSP 处理器型号 : TI TMS320C6657CZHA25 , 双 核 C66x ,主频 1.25GHz 2 、 FPGA 处理器: Xilinx Zynq 7000 SoC XC7Z035-2FFG676I ( 2x ARM Cortex-A9 ,主频 800MHz ( -2 ), 2.5DMIPS/MHz , 1x Kintex-7 架构可编程逻辑资源 ) 3 、 CPLD : MAX10 型号 10M02SCM153 4 、 DSP SPI Flash : 32MByte 5 、 FPGA SPI Flash : 64MByte 6 、 EEPROM : 1Mbit 7 、 DSP DDR3 : 1GBytes 8 、 ZYNQ DDR3 : 1GBytes ( PS 端) 9 、 温度传感器 : TMP102AIDRLT 10 、 CameraLink : 支持 2 路 Base 输入或者 2 路 Base 输出或者 1 路 Full 输入或输出 11 、 SFP+ : 1 路支持万兆光模块 12 、 千兆网口 : DSP 1 路 、 ZYNQ PS 1 路 13 、 PCIe : 1x PCIe 双通道 ( DSP 端) 14 、 SD : 1x Micro SD 15 、 USB : 1x USB 2.0 16 、 DSP IO : 38 个 17 、 M.2 : 1x 可接 SATA 、 4G 、 5G 模块 18 、 HDMI : 1x HDMI OUT ( PL 端) 19 、 音频 : 1x LINE IN 、 1x MIC IN 、 1x LINE OUT 20 、 LPC FMC : 1 路 21 、 电源接口 : 1x TYPE-C 接口 12V@4A 或 标准 PCIe 供电 TMS320C6657 器件基于德州仪器 ( TI ) 开发的第三代高性能、先进的 VelociTI ™ 超长指令字 ( VLIW ) 架构,专为高密度有线 / 无线媒体网关基础设施而设计。该设备是 IP 边界网关、视频转码和翻译、视频服务器以及智能语音和视频识别应用的绝佳选择。 C66x 器件向后兼容属于 C6000 ™ DSP 平台的先前器件的代码。 TMS320C6657+XQ7035核心板框图 TMS320C6657+XQ703评估板正面图 XQ6657Z35-EVM底板原理图(DSP部分)
相关资源