tag 标签: flow

相关博文
  • 热度 7
    2023-4-20 10:49
    841 次阅读|
    0 个评论
    许多ntop产品,如ntopng、nProbe和PF_RING FT等都是基于网络流的。然而,并不是所有的用户都详细知道什么是网络流,以及它在实践中是如何工作的。这篇博客文章描述了它们是什么以及它们在实践中是如何工作的。 什么是网络流量 网络流是一组具有公共财产的数据包。它们通常由5元组密钥标识,这意味着给定流的所有数据包都具有相同的源和目的IP、源和目的端口以及应用协议(例如TCP)。在实践中,流密钥还至少包括VLAN Id,并且最终包括诸如封装业务的隧道ID之类的其他属性。流是一种通过使用公共密钥对数据包进行聚类然后对流量进行分类的方法,它与运行netstat-na等命令时在计算机上看到的情况类似。每个流都有各种计数器,用于跟踪流数据包/字节和各种其他属性,如流计时器(第一个和最后一个流数据包的时间)、统计信息(重传、数据包无序等)和安全属性(例如流风险)。 流量是如何存储在内存中的? 网络流保存在一个名为流缓存的数据结构中(通常使用哈希表实现),该数据结构不断地提供传入的数据包。流高速缓存在存储器中存储活动流(即,当接收到属于流的分组时仍然活动的那些流)。下面您可以看到ntopng如何显示实时流缓存及其5元组密钥。 网络流何时开始? 一旦观察到第一个流分组,网络流就开始。在启动时,流缓存是空的,并且随着数据包的接收而被填满。对每个传入的数据包进行解码,并计算流密钥。在流缓存中搜索这样的密钥:如果没有找到,则向流缓存中添加新的条目,否则更新具有这样的密钥的现有条目,即更新流数据包/字节和计时器的计数器。因此,本质上,当观察到第一个流分组时,流就开始了。 网络流何时结束? 每个流都有两个老化计时器:空闲计时器(它跟踪自接收到最后一个流数据包以来已经过去了多少时间)和持续时间计时器(它记录流持续的时间)。当这两个老化定时器中的一个到期时,即当流空闲太长(例如,有一段时间没有接收到分组)或当流在流高速缓存中存储太长时,流结束。在nProbe和PF_RING FT中,当流过期时,它将从流缓存中删除并发送到收集器。相反,在ntopng中,从流缓存中删除流只是为了空闲,因为持久流不会从缓存中删除。原因是像nProbe这样的流量探测器需要定期向收集器(例如ntopng)报告有关监控流量的信息,因此流量会被“剪切”并发送到收集器。相反,在ntopng中,不需要通知收集器,因此只要在首选项中配置了必要的内容,流就会留在内存中。 流的关键点和方向 如果流是在接收到第一个流数据包时创建的,那么我们可以将流客户端视为真正的网络客户端。例如,从主机1.2.3.4上的客户端到主机5.6.7.8的SSH,这种通信的流程将是1.2.3.4:X 5.6.7.8:22(我们假设SSH在端口22上运行)。看起来是对的吧?但有时你会看到,在流缓存中,这样的流被报告为5.6.7.8:22 1.2.3.4:X。为什么?这可能是由于各种原因造成的: 5.6.7.8:22。 1.2.3.4:X),因为这可能是服务器的保存数据包。在这种情况下,流以相反的方向(9,因此是错误的)放置在高速缓存中。 可以配置ntopng(通过首选项)和nProbe(使用带有-t和-d的命令行)流超时,因此这些问题得到了缓解(尽管没有完全解决)。然而,仅仅调整超时是不够的,特别是对于UDP流,因为与TCP相反,没有TCP标志可以用来猜测真实的流方向。因此,ntopng实现了一些启发式来交换流向,但这种启发式不能太激进,因为我们可能会报告无效信息。 我们希望这篇文章能让大家明白基于流量的网络流量分析是如何工作的,以及为什么有时会观察到一些“意外”行为,不是因为漏洞,而是因为这些测量的性质。
相关资源
  • 所需E币: 1
    时间: 2022-7-23 16:38
    大小: 25.66KB
    上传者: Argent
    PHCONTROLFLOWPACEDWTP
  • 所需E币: 1
    时间: 2022-7-23 11:07
    大小: 126.72KB
    上传者: Argent
    ConfigurableFlowMeterModuleinGenericprofile
  • 所需E币: 0
    时间: 2020-7-2 20:13
    大小: 2.85MB
    上传者: samewell
    Keysight_基于APS电源硬件和TestFlow软件的电池性能测试BTS及电池模拟器
  • 所需E币: 3
    时间: 2019-12-25 16:34
    大小: 972.63KB
    上传者: quw431979_163.com
    CICXilinxFPGAtraining-simulationflowwithModelSimCICXilinxFPGAtrainingJuly20041Aftercompletingthissection,youwillbeableto:QuicklyrealizetheXilinxFPGASimulationFlowwithModelsimUseHDLBenchertogeneratedesigntestbenchVerifydesignthroughthesimulationprocess23ModelSimDesignEntryXST,Synplicity,…ISEDesignCreationInputs:LegacyHDL,legacyEDIFschematic,……
  • 所需E币: 3
    时间: 2019-12-25 16:34
    大小: 1.34MB
    上传者: 978461154_qq
    CICISE教程之ISE流程CICXilinxFPGAtrainingJuly20041Aftercompletingthismodule,youwillbeableto:……
  • 所需E币: 3
    时间: 2019-12-25 16:11
    大小: 168.13KB
    上传者: 微风DS
    latticeDesigningaHighPerformance……
  • 所需E币: 4
    时间: 2019-12-25 15:57
    大小: 3.71MB
    上传者: 16245458_qq.com
    Linux驱动编程……
  • 所需E币: 3
    时间: 2019-12-24 22:11
    大小: 66.17KB
    上传者: givh79_163.com
    Abstract:Thistutorialdiscussesthegrowingtrendofusingmedicalinstrumentsinpoint-of-careandnear-patientsettings.Focusingonrepresentativeexamples(bloodgasanalyzersandflowcytometers)fromtheanalyticalinstrumentsegment,itdescribescriticaldesignconsiderationsformigratingthesemedicaldevicestoportableformfactors.Maxim>Designsupport>Appnotes>A/DandD/AConversion/SamplingCircuits>APP4700Maxim>Designsupport>Appnotes>AmplifierandComparatorCircuits>APP4700Maxim>Designsupport>Appnotes>High-SpeedSignalProcessing>APP4700Keywords:medicalinstruments,portablemedical,bloodgasanalyzer,flowcytometers,pointofcare,nearpatient,electricalcomponents,blockdiagramMay10,2010APPLICATIONNOTE4700IntroductiontoMedicalInstrumentsandGrowingTrendforPoint-of-CareandNear-PatientTestingBy:HughWrightAbstract:Thistutorialdiscussesthegrowingtrendofusingmedicalinstrumentsinpoint-of-careandnear-patientsettings.Fo……
  • 所需E币: 3
    时间: 2019-12-24 19:39
    大小: 161.11KB
    上传者: 16245458_qq.com
    【应用手册】AN597:GettingStartedFlowforBoardDesignsThisapplicationnoteprovidesanoverviewoftheAltera®FPGAdesignflow.Introduction——Inmanysystemdesigns,thetypicaldesignflowbeginswithaMarketingRequirementsDocument(MRD)thatspecifiesboththehigh-levelbusinessjustificationsandthetechnicalrequirementsoftheproducttobedeveloped.Afterthedocumentisapproved,theresponsibleengineeringteamusesittoproduceamoredetailedtechnicalProductRequirementsDocument(PRD).ThePRDtypicallyspecifiesthearchitecturalimplementationoftheproductandmayevenspecifycertainkeycomponentsrequiredinthedesignimplementation.DetaileddesignspecificationsaregeneratedbythedesignengineersfromthisPRD.AnFPGAisakeycomponentthatisfrequentlyusedincomplexsystemdesignsbecauseofitsprogrammablenatureandintegratedhigh-speedtransceivers.Becauseofthisflexibility,FPGAshavebecomecentraltothesystem,allowingdesignerstoeasilybridgedifferenttechnologiesanddrivehigh-speedbackplanes.However,becauseofitsflexiblenature,designingwithFPGAscanalsopresentachallengeifthedesignerisnotfullyfamiliarwiththeFPGAdesignprocess.ThisdocumentpresentsaquickoverviewoftheAlteraFPGAboarddesignflowandprovideslinkstorelevantadditionalinformationtoensureasuccessfulandrobustFPGAimplementation.AN597:GettingStartedFlowforBoardDesignsMarch2010AN-597-1.1ThisapplicationnoteprovidesanoverviewoftheAlteraFPGAdesignflow.IntroductionInmanysystemdesigns,thetypicaldesignflowbeginswithaMarketingRequirementsDocument(MRD)thatspecifiesboththehigh-levelbusinessjustificationsandthetechnicalrequirementsoftheproducttobedeveloped.Afterthedocumentisapproved,theresponsibleengineeringte……
  • 所需E币: 4
    时间: 2019-12-24 19:31
    大小: 1.49MB
    上传者: 978461154_qq
    【应用手册】AN536:DesignGuidelinesforPreparingHardCopyIIASICsThisdocumentprovidesdesignguidelinesandfactorstoconsiderduringtheHardCopy®IIdevelopmentflow.AlterarecommendsfollowingtheseguidelinesthroughoutthedesignprocesstoensurethedesignisreadyforhandofftotheAltera®HardCopyDesignCenterforback-endprocessing.Thisdocumentreferencesotherrelevantinformation,includingdetailedspecifications,devicefeaturedescriptions,andotherrelevantguidelines.Thedocumentdiscussesvariousstagesofthedesignflowintheordertheyaretypicallyperformed,asshowninTable1.AN536:DesignGuidelinesforPreparingHardCopyIIASICsSeptember2008,version1.0ApplicationNote536IntroductionThisdocumentprovidesdesignguidelinesandfactorstoconsiderduringtheHardCopyIIdevelopmentflow.AlterarecommendsfollowingtheseguidelinesthroughoutthedesignprocesstoensurethedesignisreadyforhandofftotheAlteraHardCopyDesignCenterforback-endprocessing.Thisdocumentreferencesotherrelevantinformation,includingdetailedspecifica……
  • 所需E币: 5
    时间: 2019-12-24 18:53
    大小: 2.93MB
    上传者: 978461154_qq
    【应用笔记】AN328:StratixII、StratixIIGX、andArriaGX器件和DDR2SDRAM的接口(AN328:InterfacingDDR2SDRAMwithStratixII,StratixIIGX,andArriaGXDevices)本应用笔记提供关于DDR2和Stratix®II、StratixIIGX和Arria®GX接口的信息ThisapplicationnoteprovidesinformationaboutinterfacingDDR2SDRAMwithStratix®II,StratixIIGX,andArria®GXdevices.ItincludesdetailsaboutsupportedmodesandguidelinesfordesigningwiththesedevicesanddescribesAltera’srecommendeddesignflowforimplementingaDDR2SDRAMmemoryinterfaceonaStratixII,StratixIIGX,orArriaGXFPGA.AN328:InterfacingDDR2SDRAMwithStratixII,StratixIIGX,andArriaGXDevicesOctober2009AN-328-6.0IntroductionThisapplicationnoteprovidesinformationaboutinterfacingDDR2SDRAMwithStratixII,StratixIIGX,andArriaGXdevices.ItincludesdetailsaboutsupportedmodesandguidelinesfordesigningwiththesedevicesanddescribesAltera’srecommendeddesignflowforimplementinga……
  • 所需E币: 3
    时间: 2019-12-24 18:54
    大小: 148.59KB
    上传者: 16245458_qq.com
    【应用笔记】AN432:在StratixII和HardCopyII中使用不同的PLL设置(AN432:UsingDifferentPLLSettingsBetweenStratixIIandHardCopyIIDevices)本文档描述设计StratixII和HardCopyII器件的正确步骤,其中使用不同PLL设置来成功实现HardCopyII姊妹版本比较报告。ThisdocumentdescribestheproperstepstodesignStratix®IIandHardCopy®IIdeviceswithdifferentPLLsettingstoachieveasuccessfulHardCopyIICompanionRevisionComparisonreport.AN432:UsingDifferentPLLSettingsBetweenStratixIIandHardCopyIIDevicesMarch2010AN-432-1.2ThisdocumentdescribestheproperstepstodesignStratixIIandHardCopyIIdeviceswithdifferentPLLsettingstoachieveasuccessfulHardCopyIICompanionRevisionComparisonreport.WhendesigningStratixIIdevicesthatwillbemigratedtoHardCopyIIdevices,itissometimesnecessarytooperate……
  • 所需E币: 5
    时间: 2019-12-24 18:54
    大小: 1.35MB
    上传者: 微风DS
    【应用笔记】AN512:使用StratixIII器件的设计安全特性(AN512:UsingtheDesignSecurityFeatureinStratixIIIDevices)在如今的充满高度竞争的商业和军事环境中,对数字设计师们来说设计安全来说是一个重要的考量。Intoday’shighlycompetitivecommercialandmilitaryenvironments,designsecurityisbecominganimportantconsiderationfordigitaldesigners.AsFPGAsstarttoplayaroleinlargerandmorecriticalsystemcomponents,itisevermoreimportanttoprotectthedesignsfromunauthorizedcopying,reverseengineering,andtampering.Stratix®IIIdevicesaddresstheseconcernswiththeabilitytodecryptaconfigurationbitstreamusingthe256-bitAdvancedEncryptionStandard(AES)algorithm,anindustrystandardencryptionalgorithm.AN512:UsingtheDesignSecurityFeatureinStratixIIIDevicesMarch2009AN-512-1.1IntroductionIntoday’shighlycompetitivecommercialandmilitaryenvironments,designsecurityisbecominganimportantconsiderationfordigitaldesigners.AsFPGAsstarttoplayaroleinlargerandmorecriticalsystemcomponents,itisevermoreimportanttoprotectthedesignsfromunauthorizedcopying,reverseengineering,andtampering.StratixIIIdevicesaddresstheseconcernswiththeability……