标签: 设计安全性

提出了一种利用外接CPLD提高SRAM工艺FPGA设计安全性的方法.该方法利用异步采样电路的不确定性生成随机序列,并且每次上电都产生不同的随机序列,断绝了剽窃者通过克隆序列对系统进行破解的可能性.此外,芯片之间通信采用了M序列加密,以进一步增强系统的安全性.……

FPGA设计安全性综述小型微型计算机系统2010年7月第7期JournalofChineseComputerSystemsVol131No.72010FPGA设计安全性综述11121王沁,孙富明,李磊,李笑盈,张晓彤1(北京科技大学信息工程学院,北京100083)2(Cadence公司北京研发中心,北京100191)E2mail:sunfuming_bj@163.com摘要:现场可编程门阵列(FieldProgrammableGateArray,FPGA)在通信、图形、控制、计算等领域的广泛应用,已经成为当今电子系统中的重要组成部分.随着越来越多的系统采用FPGA实现核心设计,使得FPGA中的设计和知识产权变得更加重要,建立FPGA代码运行安全体系已成为大型产品设计中重要……