利用异步采样电路提高SRAM工艺FPGA的设计安全性
时间：2020-01-04
大小：329.4KB
阅读数：248
查看他发布的资源
资料介绍
提出了一种利用外接CPLD提高SRAM工艺FPGA设计安全性的方法.该方法利用异步采样电路的不确定性生成随机序列,并且每次上电都产生不同的随机序列,断绝了剽窃者通过克隆序列对系统进行破解的可能性.此外,芯片之间通信采用了M序列加密,以进一步增强系统的安全性.
……
版权说明：本资料由用户提供并上传，仅用于学习交流；若内容存在侵权，请进行举报，或
联系我们 删除。
