全部
  • 全部
  • 标题
  • 简介
  • TAG
高速转换器时钟分配器件 的端接
时间:2019-09-17
大小:654.08KB
阅读数:150
上传用户:sense1999
查看他发布的资源
下载次数
3
所需E币
1
资料介绍
4种端接方法,教你完美解决信号端接困惑 使用 时钟分配器件1 或者扇出缓冲器为ADC 和DAC 提供时钟时,需要考虑印刷电路板上的走线和输出端接,这是信号衰减的两个主要来源。 时钟走线与信号摆幅 PCB 上的走线类似于低通滤波器,当时钟信号沿着走线传输时,会造成时钟信号衰减,并且脉冲沿的失真随线长增加。更高的时钟信号频率会导致衰减、失真和噪声增加,但不会增加抖动,在低压摆率时抖动最大,一般使用高压摆率的时钟沿。为了实现高质量的时钟,要使用高摆幅时钟信号和短时钟 PCB 走线;由时钟驱动的器件应该尽可能靠近时钟分配器件放置。
0
收藏 举报
相关评论 (下载后评价送E币 我要评论)
  • 没有更多评论了
  • 可能感兴趣
  • 关注本资料的网友还下载了
  • 技术白皮书