标签: cadence教程

cadence教程第六章附录§6－1非门DRC文件的编写附录1：DRC文件drcExtractRules(nwell=geomOr("nwell")nselect=geomOr("nselect")pselect=geomOr("pselect")poly=geomOr("poly")active=geomOr("active")contact=geomOr("contact")metal1=geomOr("metal1")metal2=geomOr("metal2")via=geomOr("via")ndiff=geomAnd(activenselect)pdiff=geomAnd(activepselect)ngate=geomAnd(ndiffpoly)pgate=geomAnd(pdiffpoly)ivIf(switch("drc?")thenivIf(switch("checkTechFile")thencheckAllLayers());*/rulesfornwellivIf(switch("nwell")||switch("all")thendrc(nwellwidthdrc(nwellsep

cadence教程……

cadence教程……

cadence教程第一章．CadencecdsSPICE的使用说明CadencecdsSPICE也是众多使用SPICE内核的电路模拟软件之一。因此他在使用上会有部分同我们平时所用到的PSPICE相同。这里我将侧重讲一下它的一些特殊用法。§1－1进入Cadence软件包一．在工作站上使用在命令行中（提示符后，如：ZUEDA22>）键入以下命令icfb&↙(回车键)，其中&表示后台工作。Icfb调出Cadence软件。出现的主窗口如图1-1-1所示：图1-1-1Candence主窗口二．在PC机上使用1）将PC机的颜色属性改为256色（这一步必须）；2）打开Exceed软件，一般选用xstart软件，以下是使用步骤：startmethod选择REXEC（TCP-IP）,Programm选择Xwindow。Host选择10.13.71.32或10.13.71.33。hosttype选择sun。并点击后面的按钮，在弹出菜单中选择commandtool。确认选择完毕后，点击run！3）在提示符ZDASIC22>下键入:setenvDISPLAY本机ip:0.0(回车)4）在命令行中（提示符后，如：ZUEDA22>）键入以下命令icfb&↙(回车键)即进入cad……

cadence教程第二章．VirtuosoEditing的使用简介全文将用一个贯穿始终的例子来说明如何绘制版图。这个例子绘制的是一个最简单的非门的版图。§2－1建立版图文件使用librarymanager。首先，建立一个新的库myLib，关于建立库的步骤，在前文介绍cdsSpice时已经说得很清楚了，就不再赘述。与前面有些不同的地方是：由于我们要建立的是一个版图文件，因此我们在technologyfile选项中必须选择compileanewtechfile,或是attachtoanexsitingtechfile。这里由于我们要新建一个techfile，因此选择前者。这时会弹出loadtechfile的对话框，如图2-1-1所示。[pic]图2-1-1在ASCIITechnologyFile中填入csmc1o0.tf即可。接着就可以建立名为inv的cell了。为了完备起见，读者可以先建立inv的schematicview和symbolview（具体步骤前面已经介绍，其中pmos长6u，宽为0.6u。nmos长为3u，宽为0.6u。model仍然选择hj3p和hj3n）。然后建立其layoutview，其步骤为：在tool中选择virtuoso－layout，然后点击ok。……

cadence教程后模拟步骤后模拟是在Layout通过了DRC和LVS后才开始做的，通过模拟提取出来的网表可以精确的评估电路的速度，以及寄生参数带来的影响。后模拟的结果如果不能满足要求，那么就要重新调整器件参数甚至电路的形式。当然得到满意的后模拟结果也并不能确保最后芯片的结果。例子：步骤1.创建一个Schematic文件，如Inv。注意：添加元器件的时候要选用带CDF参数，必须还要有ivpcellview.如果没有现成的库，要自己建立。如果CDF中的model参数确定下来，要把它设为默认植。2.在Schematic完成后生成Inv的symbolview。3.调用上面生成的symbol，建立另外新的模拟用Schematic，Test-Inv。调用AnalogArtist并模拟这个线路。4.创建InvSchematic的版图文件。5.进行DRC检查。6.进行版图提取Extractor。（寄生参数在这里提取），具体的文件写法参见DIVA介绍。7.做LVS。8.在AnalogArtist中，重新设置，进行后模拟。前面的步骤应该都已经熟悉，下面介绍AnalogArtist的设置。在Setup菜单中选Environment项。一个对话框会弹出来，如下，在这个对话框中可以控制AnalogArtist很多参数。我们要改变的是SwitchViewList这一行，这一行表示的是模拟器要模拟的文件类型。默认的设置里面没有Extracted这个文件类型，要把它加进去。在Schematic的前面加进extract……

cadence教程DIVA中寄生元器件提取语句介绍DIVA中关于寄生元件提取的语句很多，分别是measureParasitic、multiLevelParasitic、measureFringe、calculatParasitic、saveParasitic、attachParasitic。下面将就它们的用法作一些简单的介绍：在介绍之前，我们有必要澄清几个概念:首先，我们为什么要对版图进行寄生元件提取？很简单，我们都知道，在电路的版图当中，由于工艺上的或是其他的一些不可避免的因素的影响，会产生一些寄生的元件。比如说：寄生电容、寄生电阻等等。而这些寄生元件又往往会对我们的电路特性带来负面的影响，所以我们得尽量的减少其生成。但就如上面所说的一样，一些寄生元件的产生有其必然性，这就要求我们设计的芯片能够在这些负面的影响下也能体现较好的特性。所以在一块芯片的版图完成之后，我们所要进行的很重要的一步工作就是提取版图中的寄生参数并将其代入电路中进行模拟。这就是我们所说的后模拟。只有经过后模拟的版图才是最接近实际情况的器件版图。另外，我们知道，在版图验证中LVS是非常重要的。在我们做完寄生参数的提取工作之后，下一步要进行的将是带寄生参数的SPICE模拟。也就是说我们所提取得那些寄生参数将被加入到SPICE的网表（netlist）中去。但是，在LVS中我们却不能将这些寄生元件加入到其网表中，因为这些元件在原始版图中事实上是不存在的。所以，我们将会得到两个不同的视图（view）：SPICEview和LVSview。接下来，我们将进入正题。在具体到每一个语句之前，我先介绍一下后面会经常用到的一些测量语句。Area：面积……

cadence教程Diva验证工具使用说明：按照排出所需的掩模版图，然后就可以在Cadence环境下用Virtuoso这个工具来进行版图编辑。版图编辑要根据一定的设计规则来进行，也就是要通过DRC（DesignRuleChecker）检查。编辑好的版图通过了设计规则的检查后，有可能还有错误，这些错误不是由于违反了设计规则，而是可能与实际线路图不一致。版图中少连了一根铝线这样的小毛病对整个芯片来说是致命的，所以编辑好的版图还要通过LVS（LayoutVersusSchematic）验证。同时，编辑好的版图通过寄生参数提取程序来提取出电路的寄生参数，电路仿真程序可以调用这个数据来进行后模拟。下面的框图可以更好的理解这个流程。[pic]验证工具有很多，我们采用的是Cadence环境下的验证工具集DIVA，下面介绍DIVA验证文件的编辑和验证工具的应用。DIVA是Cadence软件中的验证工具集，用它可以找出并纠正设计中的错误。Diva可以处理物理版图和准备好的电气数据，从而进行版图和线路图的对查（LVS）。用Diva可以在设计的时期就进行检查，尽早发现错误并互动地把错误显示出来，有利于及时发现错误所在，易于纠正。DIVA工具集包括以下部分：1.设计规则检查（iDRC）2.版图寄生参数提取（iLPE）3.寄生电阻提取（iPRE）4.电气规则检查（iERC）5.版图与线路图比较程序（iLVS）Diva的各个组件之间是互相联系的，有时候一个组件的执行要依赖另一个组件先执行。例如：要执行LVS就先要执行DRC等。在Cadence系统中，Diva集成在版图编辑程序Virtuoso和线路图编辑程序Composer中，在这两各环境中都可以激活Diva。要运行Diva前，还要准备好规则验……

cadence教程用户元件库的建立如果要在名为design_component的库中建立一个叫nfet的component，使它有ivpcellview并且有CDF参数，具体的操作方法如下：a)建立一个名叫nfet的component。在LibraryManager中一般都会有一个叫sample的库，在该库的下面可以找到nfet元件，可以看到它有ivpcellview.把它copy到一个新库中。b)这些新的库是没有CDF参数的，而在analogLib库中的nmos4元件有这些参数。要把相应的参数copy到刚才新建的库中。在CIW窗口中，Tools菜单下选择CDF…Copy，弹出一个窗口。如下照着上面的要求填好，单击OK。c)确定用hj3n这个model，可以把它设为默认值。也是在CIW窗口，Tools菜单下，选择CDF…Edit，这时会弹出一个新窗口。如下：在上面的窗口中，CDFType选Base。再填上LibraryName和CellName后，这个窗口就会伸长。下面就出来CDF参数，选中model，再单击Edit。弹出来窗口如下，在defValue中写上hj3n单击OK就可以了。然后在Edit窗口中单击OK。就把nfet这个Component的model设置为hj3n了，那么在Composer_Schematic编辑环境中调用design_componet中的nfet元件(symbolview)，可以看到调出的元件中model都已经有一个默认值。同样，提取出来的版图文件中，器件的model参数也有了一个默认值了。------------……

cadence教程使用手册本手册共分为三部分：第一部分分为四章，分别介绍CadencecdsSpice、virtuosoEditing、Diva和verilog。第二部分主要介绍MEDICI。第三部分是附录部分，是对前两章的一个补充,并简要的介绍了寄生元件提取语句的语法。1.CdsSpice的使用说明．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．1§1－1进入Cadence软件包．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．11.在工作站上使用．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．12.在PC机上使用．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．1§1－2建立可进行SPICE模拟的单元文件．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．21.File菜单．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．……