cadence教程 Diva验证工具使用说明： 按照排出所需的掩模版图，然后就可以在Cadence环境下用Virtuoso这个工具来进行 版图编辑。版图编辑要根据一定的设计规则来进行，也就是要通过DRC（Design Rule Checker）检查。编辑好的版图通过了设计规则的检查后，有可能还有错误，这些错误不 是由于违反了设计规则，而是可能与实际线路图不一致。版图中少连了一根铝线这样的 小毛病对整个芯片来说是致命的，所以编辑好的版图还要通过LVS（Layout Versus Schematic）验证。同时，编辑好的版图通过寄生参数提取程序来提取出电路的寄生参数 ，电路仿真程序可以调用这个数据来进行后模拟。下面的框图可以更好的理解这个流程 。 [pic] 验证工具有很多，我们采用的是Cadence环境下的验证工具集DIVA，下面介绍DIVA验 证文件的编辑和验证工具的应用。 DIVA是Cadence软件中的验证工具集，用它可以找出并纠正设计中的错误。Diva可以处理 物理版图和准备好的电气数据，从而进行版图和线路图的对查（LVS）。用Diva可以在设 计的时期就进行检查，尽早发现错误并互动地把错误显示出来，有利于及时发现错误所 在，易于纠正。 DIVA工具集包括以下部分： 1. 设计规则检查（iDRC） 2. 版图寄生参数提取（iLPE） 3. 寄生电阻提取（iPRE） 4. 电气规则检查（iERC） 5. 版图与线路图比较程序（iLVS） Diva的各个组件之间是互相联系的，有时候一个组件的执行要依赖另一个组件先执行 。例如：要执行LVS就先要执行DRC等。在Cadence系统中，Diva集成在版图编辑程序Vir tuoso和线路图编辑程序Composer中，在这两各环境中都可以激活Diva。要运行Diva前， 还要准备好规则验……