所需E币: 3
时间: 2019-12-25 15:41
大小: 237.55KB
介绍一种提高直接数字合成器(DDS)系统时钟频率的并行处理方法.给出了一个基于现场可编程门阵列(FPGA)的具有400MHz系统时钟频率DDS电路的实现方法和实验测试结果.采用直接中频输出方式,输出频率范围250MHz~350MHz,频率分辨率6Hz,寄生信号抑制50dB.该DDS电路具有接口简单、使用灵活等优点,可用于雷达、电子战领域的宽带信号产生.基于FPGA昀并行DDS周国富卜2(1.北京理工大学,北京100081;2.中国电子设备系统工程公司,北京100083)摘要:介绍一种提高直接数字合成器(DDS)系统时钟频率的并行处理方法。给出了一个基于现场可编程门阵列(FPGA)的具有400MHz系统时钟频率DDS电路的实现方法争实验测试结果。采用直接中频输出方式,输出频率范围250MHz一350MHz,频率分辨率6Hz,寄生信号抑制50dB。该DDs电路具有接口简单、使用灵活等优点,可用于雷达、电子战领域的宽带信号产生。关键词:直接数字合成(DDS)现场可编程n阵列(FPGA)宽带并行处理FPGA―basedparallelDDSZHOUGuoFu……