标签: 串列

每秒10Gbit串列資料傳輸應用升溫高速PCB走線設計不可不慎每秒10Gbit串列資料傳輸應用升溫高速PCB走線設計不可不慎|||新通訊2009年7月號101期||文．SteveBowers/HerbertLage||[pic]||本文將討論各種設計10Gbit/s高速串列差動式電氣通道訊號的方法，電氣介面應用使用HS||pice軟體進行模擬，展示了訊號品質如何受到使用微帶線(Microstripe)或帶狀線(Stripl||ine)走線的影響以及討論各自的優缺點，此外並使用模擬結果進行範例XFI通道的組裝來||展現應用的可行性。||[pic]||之所以要詳盡討論10Gbit/s串列資料傳輸應用在印刷電路板(PCB)設計的主要考量，是協||助PCB設計工程師發展出搭配適合的差動式串列收發器，以及連接到串列解串列晶片(SerD||es)的電氣通道(XFI通道)主控電路板的布局設計，主要焦點放在電氣通道中各種零組件的||頻率相關特性，此外也探討了可插式連接器的參數問題。 ||高速連接訊號追求完整性影響因素所在多有 ……

如何現實在銅背板上傳輸10Gbps串列數據(2003-11-30)如何实现在铜背板上传输10Gbps串行数据随着通讯产业迈向下一代高阶系统，新的解决方案必须具有更高的性能价格比。为了提高总体频宽，系统设计人员可以在现有数据传输率上实现更多的讯息信道；或者也可以改进一下，使用数量更少、但频宽更高的讯息信道，以节省总体空间、功耗和成本，降低噪音，另外还可获得更大的设计裕度。标准CMOS制程中的10Gbps串行I/O技术为系统设计人员提高设计裕度提供了可能的解决方案。不过，为了获得10Gbps及更高的串行数据传输速率，每一个层次都需要新的架构、设计和组件。不仅‘主动’Serdes(并串／串并转换器)组件必须能发送和接收10Gbps讯号，‘被动’互连器(即背板、子板和连接器)也应能足够好地将讯号从发送器传输到接收器。一般而言，原来的既有系统通常不能控制这样高的数据传输速率，在背板应用中尤其如此。因此，必须从头开始设计一种‘全新系统’，包括新的Serdes组件和新的背板互连器。为了实现10Gbps的非归零码(NRZ)或二进制串行数据传输速率，Serdes的设计模式有一个改变。一般认为在发送器端进行的简单轻度讯号均衡足以应付速率不超过3.2Gbps左右的长距离应用。这种均衡通常称为‘预’均衡或预加重，它将发送器端的串行讯号进行选择性的加重或去加重(即加强或减弱)。通常铜互连器对讯号中低频成分的传输性能优于高频成分，发送器预先对这种讯号衰减进行补偿。不过，在10Gbps速率下，只在发送器端进行均衡不能满足任何20英寸以上长距离传输铜线的需要。因此，需要在接收器中增加互连后的‘后’均衡电路。这种后均衡可用来校正上述类似于低通滤波器特性的互连器衰减。此外，后均衡技术也可校正讯号反射，这种反射在电气讯号遇到阻抗不连续点时便会产生。后均衡有多种设计方式，如线性滤波均衡器、判决反馈均衡器(DFE)、前馈均衡器(FFE)等……

串列取代並列技術的後DDR2世代發展串列取代並列技術的後DDR2世代發展|||唐鴻／DIGITIMES||2008/11/20||||DDR架構為目前記憶體主要技術，也是IT、CE產業重要的元件，雖然目前快閃記憶體技術發||展氣勢超越DRAM，但DRAM截至目前為止，仍是佔記憶體比例最高的產品，而且新一代DDR3/||DDR4技術，記憶體架構已大幅更動，值得相關廠商關注…||||[pic]||||半導體材料製作的記憶體分為以DRAM為主的揮發性(Volatile)記憶體，加上非揮發性(Non-||Volatile)記憶體的NANDFlash、NOR||Fl……