标签: 嵌入式

​ 摊牌了！ ARM Cortex-A8工业级核心板，198元起！ ​不瞒您说，在收到领导说推这个价格的时候，小编感觉到瑟（jing）瑟（xi）发（wan）抖（fen）！在这个缺货、涨价的大环境下，产品维持原价已不容易，更不谈降价了。 特别是对于企业客户，在竞争激烈的市场中，如何保证自己产品性能领先、成本领先、售价领先、人力成本领先，成为了企业客户的痛点。 我司推出的TI AM335x ARM Cortex-A8工业级核心板，它拥有 高性能、低功耗、低成本、接口丰富 等优势，成为了 工业网关、工业HMI 等用户的首要选择。另外，核心板采用 邮票孔连接方式 ，更加可靠，抗震性更强，更适合恶劣工业环境的应用。 图 1SOM-TL335x-S核心板正反面 ​ 图 2SOM-TL335x-S核心板硬件框图 硬件资源 表 1 功耗测试 表 2 备注： 功耗基于TL335x-EVM-S评估板测得。功耗测试数据与具体应用场景有关，测试数据仅供参考。 状态1： 系统启动，评估板不接入外接模块，不执行额外应用程序。 状态2： 系统启动，评估板不接入外接模块，运行DDR压力读写测试程序，ARM Cortex-A8核心的资源使用率约为100%。 品质保证 图 3 资料丰富 （1）提供核心板引脚定义、可编辑底板原理图、可编辑底板PCB、芯片Datasheet，缩短硬件设计周期； （2）提供系统烧写镜像、内核驱动源码、文件系统源码，以及丰富的Demo程序； （3）提供完整的平台开发包、入门教程，节省软件整理时间，上手容易。 开发案例主要包括： * Linux应用开发案例 *Linux-RT应用开发案例 *Qt开发案例 *EtherCAT开发案例 划重点！ 产品供货稳定，芯片库存充足，198元起！ 有“量”您就来！ 如需获取产品详细资料，请下方评论或私聊，欢迎查看创龙科技官网！

本文主要介绍ZYNQ PS + PL异构多核案例的 使用说明 ，适用开发环境：Windows 7/10 64bit、 xilinx Vivado 2017.4、Xilinx SDK 2017.4。 案例包含PL端Vivado工程，主要使用Xilinx提供的标准IP核配置PL端资源实现 接口 扩展，同时包含PS端裸机/Linux程序、PL端 micro Blaze应用程序。 Open Block Design"打开BLOCK DESIGN开发界面。 ​ 图 1 Constraints"，双击打开.xdc约束文件。 ​ 图 2 处理器硬件资源详细开发说明可查阅产品资料“6-开发参考资料\ 数据手册 \ 核心板元器件 \ZYNQ\”目录下的《ug585-Zynq-7000-TRM.pdf》文档。 视频相关案例说明，请查阅视频案例开发手册。 1 axi_gpio_ LED _demo案例 1.1 案例功能 案例功能：PS端通过AXI4-Lite总线发送 命令 至PL端AXI GPIO IP核，IP核再根据命令控制评估底板PL端LED5的状态 ​ 图 3 1.1 操作说明 1.2.1 基于裸机 测试 加载PS端裸机程序、PL端程序后，即可看到评估底板的LED5每隔0.5s亮灭一次。 1.2.2 基于Linux测试 将本案例的动态设备树镜像文件pl.dtbo和PL端.bin格式可执行文件复制到"/lib/firmware/"目录下，并将PL端可执行文件重命名为system_wrapper.bin，然后执行如下命令加载设备树文件和PL端可执行文件。 Target# mount -t configfs configfs /configfs Target# mkdir /configfs/device-tree/overlays/full Target# /configfs/device-tree/overlays/full/path ​ 图 4 由上图可知PL端实现的GPIO控制器为905。 请执行如下命令，配置GPIO为输出模式。 Target# ls /sys/class/gpio/ Target# /sys/class/gpio/export Target# /sys/class/gpio/gpio905/direc ti on ​ 图 5 执行如下命令，即可控制评估底板LED5的亮灭。 Target# /sys/class/gpio/gpio905/value Target# /sys/class/gpio/gpio905/value ​ 图 6 1.1 Vivado工程说明 进入BLOCK DESIGN开发界面，双击IP核框图，可查看IP核的具体配置信息。 ​ 图 7 点击BLOCK DESIGN开发界面下的"Address Editor"选项，可查看IP核分配的地址为0x41200000，PS端可通过该地址对IP核进行控制。 ​ 图 8 1.2 IP核配置 AXI GPIO IP核开发文档为产品资料“6-开发参考资料\Xilinx官方参考文档\”目录下的《pg144-axi-gpio.pdf》。根据文档，通过寄存器GPIO_TRI可将GPIO配置为输入/输出模式；通过寄存器GPIO_DATA可将GPIO配置为高/低电平，以及可读取GPIO的电平状态。 ​ 图 9 ​ 图 10 ​ 图 11 创龙科技基于TL6678ZH-EVM 评估板 提供CameraLink、SDI、HDMI、PAL的测试案例，客户仅需要专注上层应用开发。 如需获取案例源码、TL6678ZH-EVM评估板或其他产品详细资料，欢迎留言或者私聊！

要知道，目前市面上购买的核心板、开发板不仅在价格上参差不齐，注意事项也存在不同。虽然说很多人不是第一次购买板子，但确实有些注意细节没有很好把控。基于此，本次我以Tronlong创龙科技的核心板为例子，给大家简单举例刚入门的小白购买核心板后必须知道的5大注意事项，老手也可以进行翻页，如有补充欢迎评论区留言，谢谢！ 1 、核心板存放 核心板在测试、转运、存储等过程中要注意存放，请勿直接叠放，否则会造成元器件刮花或脱落，应使用防静电托盘或类似转运盒进行存放。 ​ 产品资料（用户手册、核心板硬件资料、产品规格书）：http://site.tronlong.com/pfdownload 核心板如需存储超过7天，应使用防静电袋包装并放入干燥剂，进行密封保存（如下图），以保证产品的干燥。核心板邮票孔焊盘如长期暴露在空气中，容易受潮氧化，影响SMT时的焊接质量。如核心板在空气中暴露超过6个月，且其邮票孔焊盘已被氧化，建议进行烘烤后再进行SMT，烘烤温度一般为120℃，烘烤时间不少于6小时，具体需根据实际情况调整。 ​ 由于托盘为非耐高温材质，请勿将核心板放在托盘直接烘烤。 2 、底板 PCB 设计 在进行底板 PCB 设计时，需将核心板背面元器件布局区域与底板封装重叠处挖空，挖空尺寸请参考评估底板。 ​ 创龙科技提供了 Allegro 16.2 和 AD09 版本的邮票孔焊盘 PCB 封装作为参考，其中 Allegro16.2版本封装经过生产验证，底板设计时可直接使用。 如需自行设计邮票孔焊盘封装，请严格参照产品资料“5-硬件资料/核心板资料”目录下的核心板 DXF 文件。为便于核心板与底板之间有良好的接触，一般建议底板焊盘长度要比核心板多0.5mm左右。 3 PCBA 生产 在接触核心板和底板之前，请通过静电释放柱释放人体所带的静电，并佩戴有绳防静电手环、防静电手套或防静电手指套，如下图所示。 ​ ​ 请使用防静电工作台，并保持工作台与底板的整洁，请勿将金属物件靠近底板以防误触短路。底板请勿直接放置在工作台，请将其放在防静电的气泡膜、泡沫棉或其他软质非导电材料上，有效保护板卡，如下图所示。 ​ 安装核心板时，请注意起始位置的方向标识（如下图所示），并根据四角方框定位核心板安装是否到位。 ​ 将核心板安装到底板一般有两种方式：一是通过回流焊上机贴片安装；二是人工焊接安装，建议焊接温度不能超过380℃。 人工拆卸或焊接安装核心板时，请使用专业 BGA 返修台进行操作，同时请使用专用风口，风口温度一般不能高于 250℃。人工拆卸核心板时，请注意将核心板保持水平，避免出现因倾斜抖动，导致核心板元器件偏移。 回流焊上机贴片或人工拆卸过程中的温度曲线，建议按下图常规无铅工艺的炉温曲线进行炉温控制。 ​ 4 核心板常见损坏原因 请在使用核心板前认真阅读本章节，并按照说明进行操作，避免损坏核心板板载处理器。 4.1 处理器损坏原因分析 核心板板载处理器损坏，是在使用核心板进行二次开发的过程中必须重点关注的问题。据创龙科技对核心板板载处理器损坏情况统计结果，主要包括（但并不仅限于）以下情况： （1） 带电热插拔外设或者外接模块，造成核心板板载处理器损坏。 （2） 调试过程中使用金属性质的物品时，存在误触碰导致IO受到电应力影响，导致IO损坏，或触碰到板卡的某些器件导致瞬间对地短路，造成相关电路和核心板处理器损坏。 （3） 调试过程中使用手指直接触碰芯片的焊盘或引脚，人体静电可能造成核心板板载处理器损坏。 （4） 自制底板在设计上存在不合理的地方，比如电平不匹配、负载电流过大、受到过冲或下冲影响等，均可能造成核心板板载处理器损坏。 （5） 调试过程中存在对外设接口进行接线调试，接线错误或接线另外端悬空时触碰到其他导电材料、IO接线错误等受到电应力破坏，造成核心板板载处理器损坏。 4.2 处理器 IO 损坏原因分析 经创龙科技多次对处理器损坏进行模拟实验，得出处理器IO损坏情况如下： （1） 处理器IO与大于5V的电源短接后，处理器发热异常并损坏。 （2） 对处理器IO进行±8KV接触放电，处理器瞬间损坏。 使用万用表通断档，分别对被5V电源短接和ESD损坏的处理器端口进行测量，发现IO均对处理器的GND 短路，与IO有关的电源域也对GND短路。 核心板板载处理器端口最大电压输入范围，以及处理器 ESD 防护等级参数可在处理器相关芯片数据手册中查阅。在使用核心板或基于核心板设计底板时，请先详细阅读处理器数据手册。 ​ 图 9 举例：AM335x 处理器 ESD 防护等级 ​ 图 10 举例：AM335x处理器 IO 电压输入范围 5 核心板使用注意事项 5.1 IO 设计注意事项 （1） GPIO作为输入时，要确保最高电压不可超过端口最大输入范围。如AM335x处理 器 GPIO 输入电压最高电压不超过 3.3V，最低不低于-0.3V。 （2） GPIO作为输入时，由于IO的驱动能力有限，设计IO最大输出不超过数据手册规定的最大输出电流值。 （3） 其余非 GPIO 端口，应参考对应处理器的芯片手册，确保输入不超过芯片手册规定的范围。 （4） 与其他板卡、外设或调试器直接连接的端口，如 JTAG、USB 等端口应并接 ESD器件和钳压保护电路。 （5） 与其他强干扰板卡、外设连接的端口，应设计光耦隔离电路，并注意隔离电源和光耦的隔离设计。 5.2 电源设计注意事项 （1） 建议使用评估底板的参考电源方案进行底板设计，或参考核心板最大功耗参数，选用合适的电源方案。 （2） 应先对底板各路电源进行电压和纹波测试，确保底板电源稳定可靠后，方可安装核心板进行调试。 （3） 对于人体可触碰的按键与及连接器等，建议增加ESD、TVS等防护设计。 （4） 在产品组装过程中，注意带电设备之间的安全间距，避免触碰到核心板与底板。 5.3 作业注意事项 （1） 严格按照规范进行调试，避免带电插拔外接设备。 （2） 使用仪表进行测量时，需注意连接线的绝缘性，尽量避免测量IO密集型的接口，如 FFC 连接器。 （3） 如拓展口引出IO与大于端口最大输入范围的电源相邻，应避免IO与该电源短接。 （4） 在调试、测试、生产过程中，应保证在静电防护良好的环境中进行作业。 以上则为核心板的5大注意事项，如有任何疑问可下方评论区留言~~

众所周知，嵌入式系统有着体积小、可靠性高、性能强、功耗低等优点，在现在医疗设备中也逐步占据着主导的地位，其中以ARM处理器居多。 随着医疗设备对功能、性能要求不断的提升，对处理器的要求也在不断更新，从传统的Cortex-A7、Cortex-A8、Cortex-A9、Cortex-A15到最新Cortex-A53、Cortex-A72。对应的，市场主流的CPU有TI的AM335x、AM437x、AM57x，NXP的i.MX 6、i.MX 8。 图 1 创龙科技(Tronlong)新推出的基于i.MX 8M Mini处理器的SOM-TLIMX8高端工业级核心板在血液分析仪、基因分析仪、监护仪、医用内窥镜等众多现代医疗设备上有着广泛应用。 图 2 SOM-TLIMX8核心板正面 图 3 SOM-TLIMX8核心板背面 1、产品优势 (1) CPU为4核ARM Cortex-A53，主频1.6GHz，工业级， 高性能、功耗低 ，可满足性能、功耗要求； (2) 强大的多媒体处理能力，支持 H264硬件编解码、H265硬件解码、MIPI高清显示 ，支持OpenGL、OpenCV，可满足HMI必备需求； (3) 丰富的外设扩展能力，通过邮票孔连接方式引出 MIPI-CSI、PCIe、FlexSPI 等接口，可满足高速数据传输要求； (4) 提供基于 ARM Cortex-M4 的裸机/FreeRTOS开发案例，可解决实时控制需求； (5) 提供基于ARM Cortex-A53与Cortex-M4的核间OpenAMP通信开发案例，降低多核开发的难度； (6) 提供基于FlexSPI、PCIe的ARM与FPGA通信开发案例，完美解决多核异构之间的数据通信问题； (7) 用户使用核心板进行二次开发时，仅需专注上层运用，降低了开发难度和时间成本，可快速进行产品方案评估与技术预研。 下面展示部分 基于创龙科技SOM-TLIMX8核心板 在现代医疗设备中的应用方案 ↓↓↓ 2、产品方案 2.1 血液分析仪、基因分析仪、监护仪 图 4 方案功能框图 使用FPGA进行前端数据采集，然后通过PCIe/FlexSPI高速接口将数据传输至i.MX 8M Mini。经创龙科技测试，i.MX 8M Mini与Xilinx Spartan-6 LX16基于FlexSPI的通信速度，大致如下： (1) 搬运方式：SDMA速率：54MB/s (2) 搬运方式：Cortex-M4速率：56MB/s (3) 搬运方式：Cortex-A53(Memery Copy)速率：74MB/s (4) 搬运方式：Cortex-A53(NEON Copy)速率：110MB/s 除开4核ARM Cortex-A53强大处理核心外，i.MX 8M Mini还提供了一个ARM Cortex-M4内核，此内核可用作数据搬运，亦可用作电机控制、关键算法处理等实时性要求较高的专用操作。 图5 2.2 医用内窥镜 图 6 方案框图 使用FPGA进行前端医疗图像采集，然后通过MIPI CSI(4 Lanes)/PCIe(x1)高速接口将数据传输至i.MX 8M Mini。MIPI CSI是医疗图像传输的理想接口，当然，数据量较小时，亦可选择i.MX 8M Mini的PCIe接口。 i.MX 8M Mini可支持高清(1980*1080或更高)MIPI显示屏，并支持横屏或竖屏。同时，i.MX 8M Mini具备H.264编解码功能，使得图像录播、回放、传输，变得更加便捷。

TMS320C6678 ZYNQ的开发手册详细资料将围绕8大板块，分别有cameralink_loopback、sdi_capture_display、fmc_tw2867_display、dual_camera_display、hdmi_edge_display和cameralink_display、等视频案例，本期推文主要讲述的是首次新增的camera_edge_display视频案例讲解步骤，其中以创龙科技 基于TI TMS320C6678 + Xilinx Zynq-7045的高速多路高清视频采集处理平台，其采用DSP+FPGA+ARM架构，可完美满足目标追踪关键指标，故此成为本期讲解实例。接下来，让我们一起往下看。 1 案例功能 案例功能：PL端通过Video In to AXI4-Stream IP核采集摄像头视频，摄像头默认输出的视频分辨率为752x480@60，并通过AXI VDMA IP核将视频缓存到PS端DDR中，再通过AXI4-Stream Broadcaster IP核将视频复制成两路，一路用于Sobel（边缘检测）算法处理，另一路不作处理，然后通过Video Mixer IP核将两路视频进行叠加显示。 图 1 程序功能框图 2 操作说明 将MT9V034摄像头接到评估板CAMERA1接口，将HDMI显示屏通过HDMI数据线连接至评估板HDMI OUT接口。 将本案例的动态设备树镜像文件pl.dtbo和PL端.bin格式可执行文件复制到"/lib/firmware/"目录下，并将PL端可执行文件重命名为system_wrapper.bin，然后执行如下命令加载设备树文件和PL端可执行文件。 Target# mount -t configfs configfs /configfs Target# mkdir /configfs/device-tree/overlays/camera Target# /configfs/device-tree/overlays/camera/path 将案例"sw\linux_system\image\"目录下所有脚本文件拷贝至评估板文件系统，并执行如下命令，即可看到HDMI显示屏输出两路图像。 Target# ./mt9v034_init.sh Target# ./axi_vdma_init.sh Target# ./sobel_filter_init.sh Target# ./mixer_init.sh Target# ./vpss_init.sh Target# ./sil9022_i2c_1080p.sh 执行如下命令增大阈值，此时图像边缘将会增多，图像线条将会变粗。 Target# devmem 0x43c000b4 w 0xff //设置高阈值为0xff，默认为0xa0 Target# devmem 0x43c000bc w 0xa0 //设置低阈值为0xa0，默认为0x00 执行如下命令设置颜色反转。 Target# devmem 0x43c000c4 w 1 //设置为1，边缘为白色；设置为0，边缘为黑色 3 Vivado工程说明 点击BLOCK DESIGN开发界面下的"Address Editor"选项，可查看IP核分配的地址，PS端可通过对应地址对IP核进行控制。 4 IP核配置4.1 Video In to AXI4-Stream IP核 Video In to AXI4-Stream IP核可实现视频采集功能。 Video In to AXI4-Stream IP核开发文档为产品资料“6-开发参考资料\Xilinx官方参考文档\”目录下的《pg043_v_vid_in_axi4s.pdf》。本案例使用IP核采集一路摄像头视频，Video Format配置为Mono/Sensor，Pixels Per Clock配置为1，色彩数据位宽为8bit。 4.2 AXI VDMA IP核 本案例使用AXI VDMA IP核进行视频数据缓存。 AXI VDMA(AXI Video Direct Memory Access) IP核开发文档为产品资料“6-开发参考资料\Xilinx官方参考文档\”目录下的《pg020_axi_vdma.pdf》。AXI VDMA IP核中的S2MM将视频传到DDR中，MM2S从DDR中获取视频。本案例IP核的Frame Buffers为4，Stream Data Width为8。 配置VDMA为读写跟随模式。 4.3 AXI4-Stream Broadcaster IP核 AXI4-Stream Broadcaster IP核将视频复制成两路。 AXI4-Stream Broadcaster IP核开发文档为产品资料“6-开发参考资料\Xilinx官方参考文档\”目录下的《 pg085-axi4stream-infrastructure.pdf》，具体配置如下。 4.4 VPSS IP核 VPSS IP核可实现视频缩放、去交错、RGB/YUV转换、YUV420/422/444转换等功能，本案例使用YUV444转YUV422功能。 VPSS(Video Processing Subsystem) IP核开发文档为产品资料“6-开发参考资料\Xilinx官方参考文档\”目录下的《pg231-v-proc-ss.pdf》，具体配置如下。 4.5 Video Mixer IP核 Video Mixer IP核可对多路视频进行叠加并输出。 Video Mixer IP核开发文档为产品资料“6-开发参考资料\Xilinx官方参考文档\”目录下的《pg243-v-mix-v2.0.pdf》。本案例通过IP核将两路视频叠加到1920 x 1080的视频中，再输出至HDMI显示屏进行显示，具体配置如下。 4.6 AXI IIC IP核 AXI IIC IP核可对摄像头进行配置。 AXI IIC IP核开发文档为产品资料“6-开发参考资料\Xilinx官方参考文档\”目录下的《pg090-axi-iic.pdf》，具体配置如下。 4.7 Image_filter IP核 Image_filter IP核可实现图像Sobel（边缘检测）算法处理功能。 Image_filter IP核开发文档为产品资料“6-开发参考资料\Xilinx官方参考文档\”目录下的《 ug925-zynq-zc702-base-trd.pdf》。Image_filter IP核源码基于产品资料“6-开发参考资料\Xilinx官方参考文档\”目录下的《xapp1167.pdf》文档中的Sobel（边缘检测）算法处理案例进行开发，对应的HLS源码位于产品资料“4-软件资料\Demo\ZYNQ_Demo\FPGA-HLS-demos\sobel_demo\”目录下。 相关寄存器说明如下，寄存器定义可查看工程ximage_filter_hw.h文件。 （1） 寄存器0x00：控制和状态寄存器，可控制IP核的停止和启动。 （2） 寄存器0x14：设置图像的行数，最大支持1920 x 1080。 （3） 寄存器0x1c：设置图像的列数。 （4） 寄存器0xb4：Sobel滤波的高阈值。 （5） 寄存器0xbc：Sobel滤波的低阈值。 （6） 寄存器0xc4：反转Sobel滤波器的输出，即黑白反转。 5 IP核License申请 如需重新编译工程或打开Video Mixer IP核，需在Xilinx官网申请Video Mixer IP核的免费License，并将其正确导入。License申请与导入方法，请查阅调试工具安装文档相关章节，其他IP核无需License。 成功导入后，可在View License Status窗口发现新添加的License。