标签: phy

一、去年在调试MARVELL 88E6320，交换机功能调通。剩下SMI通讯去访问芯片寄存器，这个功能可有可无，调不通的话就当作傻瓜交换机用。所幸调通，也是迷迷糊糊，自己太菜鸡了 ~ 二、下面分享一下调试过程 第一篇 port 操作 只有2个寄存器可以直接访问，命令寄存器（0x00）和数据寄存器（0x01），其他寄存器要通过这两个寄存器访问。 读写流程 读写某一个功能寄存器的时候，必须通过命令寄存器（0x00）和数据寄存器（0x01）实现 读指令 先往命令寄存器（0x00）写入16bit的包含目标device地址和register地址的数据，然后读取数据寄存器（0x01）中的数据，即为所需数据。 写指令 先往数据寄存器（0x01）写入设计数据，然后再往命令寄存器（0x00）写入16bit的包含目标device地址和register地址的数据。 例： 读取port1的status Bit 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0 Device地址 Status寄存器地址 1 0 0 1 1 0 1 0 0 0 0 0 0 0 0 0 9 A 0 0 往命令寄存器（0x00）写入0x9A00，然后读取数据寄存器（0x01）数据，如下图 具体操作地址，查看寄存器手册212页，9.3章，Figure62：Device Register Map 第二篇 PHY、SERDES操作 操作流程 PHY、SERDES 寄存器的操作，必须经过 命令寄存器（0x00）和数据寄存器（0x01）操作 Global2 寄存器（device addr 为0x1C）来实现，分步如下： ① 通过 命令寄存器（0x00）和数据寄存器（0x01）向 Global2 （device 0x1C）的寄存器SMI PHY COMMAND 寄存器（0x18）写入命令 ② 通过 命令寄存器（0x00）和数据寄存器（0x01），读取 Global2 （device 0x1C）的寄存器SMI PHY COMMAND 寄存器（0x18）写入命令 具体流程如下： ① 将表2.1或者2.2中数据写入 数据寄存器（0x01） ② 将写global2的PC寄存器的命令（0x9798）写入命令寄存器（0x00） ③ 将读global2的pd寄存器的命令（0x9B99）写入命令寄存器（0x00） 例：读SERDES STATUS寄存器，来判断光纤接入与否，光纤接入后，第一次读，读到0x169，显示光纤未接入；第二次及以后读，读到0x16D，显示光纤接入成功。造成此现象，猜测或许是判断光纤接入的寄存器选择不太正确，或许还有其他状态寄存器指示光纤接入与否，比如手册10.2章节，SERDES REGISTER DESCRIPTION。第481页 table 383。 表2.1 Serdes寄存器：（Clause 22 读）——光口 资源（接口）（device addr） 寄存器 （register addr） Serdes（port0） （0x0C） Serdes1（port1） （0x0D） 解释 Control（0x00） 0x9980 0x99A0 Status（0x01） 0x9981 0x99A1 PHY_ID（0x02） 0x9982 0x99A2 PHY_ID（0x03） 0x9983 0x99A3 Auto-Neg（0x04） 0x9984 0x99A4 Ability（0x05） 0x9985 0x99A5 Auto-Neg（0x06） 0x9986 0x99A6 NextPage（0x07） 0x9987 0x99A7 NextPage（0x08） 0x9988 0x99A8 ExtStatus（0x0F） 0x998F 0x99AF Control reg1（0x10） 0x9990 0x99B0 Status reg1（0x11） 0x9991 0x99B1 IntEnable（0x12） 0x9992 0x99B2 IntStatus（0x13） 0x9993 0x99B3 Rx Err Ctr（0x15） 0x9995 0x99B5 CRC_Ctr（0x18） 0x9998 0x99B8 Paket gen（0x19） 0x9999 0x99B9 Control reg2（0x1A） 0x999A 0x99BA SERDES寄存器位解析 control 寄存器 Status 寄存器 2.1 PHY设备寄存器（Clause22 读） 资源（接口）（device addr） 寄存器 （register addr） PH1（port3） （0x03） PH2（port4） （0x04） 解释 Control（0x00） 0x9860 0x9880 Status（0x01） 0x9861 0x9881 PHY_ID（0x02） 0x9862 0x9882 PHY_ID（0x03） 0x9863 0x9883 Auto-Neg（0x04） 0x9864 0x9884 Ability（0x05） 0x9865 0x9885 Auto-Neg（0x06） 0x9866 0x9886 NextPage（0x07） 0x9867 0x9887 NextPage（0x08） 0x9868 0x9888 Control（0x09） 0x9869 0x9889 Status（0x0A） 0x986A 0x988A ExtStatus（0x0F） 0x986F 0x988F PHYSpecific（0x10） 0X9870 0x9890 PHYSpecific（0x11） 0X9871 0x9891 PHYSpecific（0x12） 0X9872 0x9892 PHYSpecific（0x13） 0X9873 0x9893 PHYSpecific（0x14） 0X9874 0x9894 Rx Err Ctr（0x15） 0X9875 0x9895 Page reg（0x16） 0X9876 0x9896 PHY INT（0x17） 0X9877 0x9897 PageSpecific（0x18） 0X9878 0x9898 PageSpecific（0x19） 0X9879 0x9899 PageSpecific（0x1A） 0X987A 0x989A PageSpecific（0x1B） 0X987B 0x989B PageSpecific（0x1C） 0X987C 0x989C

OKA40i-C开发板的底板虽然只有一个 网口，但A40i本身是有两个网络控制器的，因此在飞凌嵌入式发布的资料中有双网口方案。有的工程师小伙伴在开发过程中会遇见一些网卡的设计问题，今天小编来为大家分析3种常见的网卡软件问题以及排查思路。 1 问题分析 问题描述1： 以太网初始化报错 No phy found 在执行ifconfig eth0 up命令时，出现"No phy found"异常log。 问题分析： 出现"No phy found"，常见原因是供给phy使用的25M时钟异常，导致phy工作不正常， gmac驱 动通过mdio接口也读不到phy的设备信息。 或者MDIO引脚配置不正确或者phy地址不正确，再就是MDIO没做上拉电阻，GMAC读取不到phy设备信息，用示波器量一下MDIO波形是否正确。 再或是phy芯片复位失败，需要更换phy芯片复位上拉电阻。 排查步骤： (1)检查phy供电是否正常； (2)检查phy使用的25M时钟(Soc ephy25M或外部晶振)是否正常； (3)检查phy-mode是否按板级实际情况配置(mii/rmii/rgmii); (4)检查MDIO是否有上拉电阻； (5)检查MDIO引脚配置是否正确； (6) eMAC phy地址是否和硬件一致； (7) 检查复位上拉电阻是否和原理参考方案一致。 MDIO 通讯正常验证： 使用phytool工具读取0x02 0x03寄存器 是否正确读取PHY芯片ID，读取成功， 代表MDIO通讯正常。 问题描述 2： 以太网 初始化 报 错 NO SUCN DEVICE 执行ifconfig -a/ifconfig eth0/ifconfig eth0 up命令，找不到eth0设备。 问题分析： 以太网模块配置未生效或存在GPIO冲突。 排查步骤 : 步骤1： 抓取内核启动log，搜索"gmac"关键字段，检查gmac驱动是否probe成功； 步骤2： 若内核启动log显示mac控制器probe失败，常见原因是GPIO资源冲突导致。 解决方法： GPIO冲突会有报错信息，根据报错信息，查看GPIO冲突引脚。 查看以太网模块是否配置。 问题描述3 ： 以太网初始化报错 Initialize hardware error 执行ifconfig eth0 up命令，出现"Initialize hardware error"异常log。 问题分析： 出现"Initialize hardware error"，一般是由于phy没有输出RX CLK至MAC控制器，导致MAC控制器内部soft reset失败，常见原因是phy供电异常或25M时钟异常；或者是检查数据引脚的时钟是否正确，RMILL RX CLK TX CLK 是否是正确时钟。 排查步骤 : 用示波器抓取rx_clk时钟波形，查看是否保持25M时钟稳定，如果出现25M/2.5M 来回跳动。 即MAC与phy未link成功。 解决方法： 软件上可通过在phy复位之后，设置寄存器0 固定为100M全双工，可link成功。 目前可这样解决问题： 在drivers/net/ethernet/allwinner/sunxi-gmac.c 中 geth_phy_init函数中 phy_connect_direct 之前加入phy_write(phydev, 0x0, 0x2100)。 以上是我们在A40i开发过程中常见网卡设计问题，有些可能是因为大家在参考方案时出现了配置问题，或者是因为芯片输出的信号不正常导致。 大家在参考飞凌A40i的双网口方案时，可以查看本文章整理的问题点，说不定就是您现在项目中遇见的bug。 接下来，小编将给大家介绍一些常用的网卡软件问题对应的排查手段。这些排查手段可以帮助您在调试phy时有一个基本的调试思路，提到的一些工具可以帮助您快速定位并且解决网卡问题。 2 排查手段 （1）检查menuconfig及dts以太网配置是否打开； （2）检查phy-mode配置是否与PHY和GMAC之间的物理接口匹配，如rgmii、rmii等； （3）检查GPIO配置是否正确，如IO复用功能、驱动能力等； （4）使用phytool工具读取phy ID 验证MDIO是否正确。 如下图示例， 能够正常读取JL11x1的phy ID则代表MDIO通讯正常。 使用phytool工具读取phy 状态寄存器，查看phy芯片状态。 以JL11x1为例，如0x01状态寄存器读取值为0x786d，说明link成功并且工作正常。 以上就是小编为大家整理的关于A40i双网口方案的网卡软件问题分析以及排查方向。 如您遇到其他网卡问题，可以拨打技服专线 0312-3119192 联系飞凌的技术支持工程师。

PHY与PHY之间进行通信的接口称为MDI（Medium Dependent Interface，媒介专用接口）。 媒介（Medium）有背板、Cable、光纤，因媒介的不同就会有不同的通信协议；数率的不同又会有不同的通信协议。媒介和数率两两组合就可以变幻出许多种通信协议，但万变不离其宗，搞清楚协议名称的命名方式，就能一一识别。 以40GBase-KR4为例进行说明： 媒介有K（背板backplane）、C（线缆Cable）、L（光纤）、T（双绞线Twisted-pair）、F（光纤Fiber Optic），其中T（双绞线Twisted-pair）只出现在≤10Mb/s的情况下，由于技术已经很古老了，高速信号不会再用到，所以本文偏重于讲解高速信号的协议，对于低速接口协议，比如采用T（双绞线Twisted-pair）、F（光纤Fiber Optic）媒介的10Base-T、10Base-F、100Base-TX、100Base-FX协议就此略过。 下面我们按媒介的不同来分类，首先来讲讲最为大家熟知的背板。 1. 背板 媒介采用背板，PMD与PMD之间的链路示意图如下所示： 不同速率的协议及其要求如下： 说明：背板除了上面这个表格里的协议，还有100GBase-KP4，100GBase-KP4比较特殊，采用的是PAM4电平（三电平、两个眼图），而非之前的NRZ电平（两电平、1个眼图），所以对100GBase-KP4接收机的要求给出了很多新的参数。针对PAM4信号，后续单独来讲。 1） 1000Base-KX、10GBase-KX4、10GBase-KR、40GBase-KR4对channel的详细要求： 2） 100GBase-KR4对channel的详细要求： 2. CABLE 媒介采用屏蔽层平衡铜轴线缆（Shielded balanced copper cabling），PMD与PMD之间的链路框图如下所示： 1） 10.3125GBd速率对于Cable插损具体的要求如下所示： 3. 光纤 媒介采用光纤（Fiber），PMD与PMD之间的链路框图如下所示： 除了上面的要求，采用光纤时还对3dB滚降频点有要求，分别如下所示：

上周我们把MAC到PHY、PHY到PHY这两个子层之间的通信框架拎出来，把它们放在一个框图下，如下图所示： 图1 MAC与PHY框架 今天来讲讲这个PHY的内部、及其内部各个模块间的接口协议。PHY它包含了多个功能模块，功能模块的多少会因需要的不同而有所增减，比如： 只有10GBase-R、40GBase-R、100GBase-R的PCS需要FEC； 40GBase-R的PCS需要2个PMA、100GBase-R的PCS需要3个PMA； 只有≥1Gbps以上的背板应用场景才会用到AN。 1. 功能模块介绍 我们知道PHY在OSI(开放式系统互连)参考模型下，属于物理层，PHY由多个模块组成，各个功能模块的作用如下： PLS：PhysicalSublayer Signaling，对MAC给的信息进行传递，只在1Mb/s、10Mb/s的应用场景才出现； PCS：Physical Coding Sublayer，对MAC给的信息进行编码，应用于≥100 Mb/s的应用场景，比如完成8B/10B、64B/66B、256B/257B编码； FEC：Forward Error Correction，前向纠错，与10GBase-R、40GBase-R的PCS 搭配； RS-FEC：Reed-Solomon前向纠错，比单纯的FEC纠错能力更强，与100GBase-R的PCS 搭配，采用256B/257B编码； PMA：Physical Medium Attachment， PMD：Physical Medium Dependent， AN: Auto-Negotiation Function，自动协商，使背板两侧的Device能够互换信息以发挥出彼此最大的优势； 2. 模块间的接口定义 1) PLS与PMA间的接口，称之为AUI（Attachment Unit Interface）； 2) PCS与FEC间的接口，称之为XSBI：10Gigabit Sixteen Bit Interface； 3) PMA与PMA间的接口，可以是chip to chip，也可以是chip to module，有两种： XLAUI：40 Gigabit Attachment Unit Interface，4条lane，每条lane的数率是10.3125Gbps； CAUI：100 Gigabit Attachment Unit Interface，10条lane，每条lane的数率是10.31250Gbps； 4) PMA与PMD间的接口，称之为nPPI（Parallel Physcial Interface）。 nPPI特定出现在PMD所接的媒介是光纤的情况下，比如40GBase-SR4、100GBase-SR10、40GBase-LR4协议。也就是说这种情况下的PMD是光模块，nPPI就必然是一种chip to module间的接口，这也是IEEE802.3标准与OIF_CEI标准兼容的地方之一。nPPI按照通道数量的不同分成两种。 • XLPPI：40 Gigabit Parallel Physcial Interface，4条lane，每条lane的数率是10.3125Gbps； • CPPI：100Gigabit Parallel Physcial Interface，10条lane，每条lane的数率是10.3125Gbps； 3. 接口协议对通道的要求 我们了解了这么多PHY内部的接口，对于很多人，最关心的还是产品设计该怎么做？不同接口的通道（channel）衰减多少能满足要求？下面就用简单粗暴地方式来一一列举，都是干货啊！开始划重点了！ 1) PLS与PMA间的AUI接口 2) PCS与FEC间的XSBI接口 对通道没有给出无源的要求，但对接收端的信号质量和时序有要求，测试工程师应该喜欢这张标准定义方式。 3) PMA与PMA间的XLAUI、 CAUI接口 如果是用于chip to chip的场景，则对channel的要求如下所示： 如果是用于chip to module的场景，则channel分为host、connector、module三部分，如下图所示： 下面是对host插损的详细要求： 下面是对Module插损的详细要求： 4) PMA与PMD间的nPPI(XLPPI、CPPI) 接口 下面是对host部分的详细要求： 用插损、回损的表达方式对通道做要求，一部分工程师对于此感觉依然是云里雾里，看着这些所谓的dB完全不理解，那么下面还一种更为大家熟悉的方式：眼图，这也是在产品测试阶段最直观的标准。对于XLAUI、CAUI、nPPI接口眼图标准如下所示： PHY子层内部接口今天就介绍到此，下周我们开始讲讲两个PHY之间的传输协议，通过背板、光纤传输的10G、25G信号有什么要求，比如10GBase-KR、100GBase-KR4等协议。

IEEE802.3标准有个框架，框架里分不同的子层（sublayer）,每个子层各司其职，上下子层之间进行沟通协作，彼此间有沟通的方式，最后达到上下贯通、完成信息传递。就好比是一栋办公楼，顶楼分配给总裁，次高层给高管……，一楼分配给一线员工。总裁下达目标，高管负责制定总的执行方针，层层往下传达，每一层又各司其职，对上层下达的任务进行细化，最后达到一线员工手里的就是具体的任务，一线员工再出去服务于客户。 图1 IEEE802.3 Standard构架 对于客户来说，面对的就是一线员工，那今天我们就来讲讲这个一线员工，也是很多工程师最为熟悉的子层：PHY。PHY分LAN PHY、WAN PHY，比如基于基带媒介的10GBase Serial PHY就有如下几种： 今天我们着重讲LAN PHY，所以在后文中全部用PHY代替 LAN PHY。讲到PHY，就得提提它的上级：MAC。是不是对它俩很熟？那它们的全名叫什么？各自负责的职责是什么？很多人对它俩的认识停留在似曾相识的阶段，说了解吧可又说不出个所以然来。 MAC（Media Access Control），在OSI(开放式系统互连)参考模型下，属于数据链路层，它向上服务的对象有LLC（Logical Link Control逻辑链路控制）子层、或其它ISO/IEC局域网国际标准MAC服务的用户，如下图所示： MAC需与其上层沟通，还需与其下层PHY沟通，其中MAC与上层沟通会完成以下两个任务： 在IEEE802.3标准里，任何两个不同子层之间的信息传递必须有依可循，定个沟通的方式（即标准），好让这两个子层之间能顺利给彼此发送消息，不然就是鸡同鸭讲。 下面我们把MAC到PHY、PHY到PHY这两个子层之间的通信框架拎出来，把它们放在一个框图下对各个接口协议进行说明，其中PHY如下图红框所示，它包含了许多功能模块。 图2 MAC与PHY框架 • MAC和PHY（Physical layer device）之间称为MII（Media Independent Interface，介质独立接口）,它可以有多种协议，比如MII、XMII、GMII、XLGMII…… • PHY与PHY之间进行通信的接口称为MDI（Medium Dependent Interface，媒介专用接口），媒介有背板、Cable、光纤……，因媒介的不同就会有不同的通信协议；数率的不同又会有不同的通信协议，媒介和数率两两组合就可以变幻出许多种通信协议,比如10GBase-KR、40GBase-CR4、100GBase-SR10…… • 而PHY这一层里，即PHY内部，它包含了多个功能模块，功能模块间的通信也相应地会有接口协议，比如*AUI、nPPI…… 其中，每个PHY的功能模块的多少会因需要的不同而有所增减，比如： 在100Base-T应用场景下没有PMD； 只有10GBase-R、40GBase-R、100GBase-R的PCS需要FEC； 40GBase-R的PCS需要2个PMA、100GBase-R的PCS需要3个PMA； 只有≥1Gbps以上的背板应用场景才会用到AN； ……