PHY与PHY之间进行通信的接口称为MDI（Medium Dependent Interface，媒介专用接口）。
下面我们按媒介的不同来分类，首先来讲讲最为大家熟知的背板。
1. 背板
媒介采用背板，PMD与PMD之间的链路示意图如下所示：
不同速率的协议及其要求如下：
说明：背板除了上面这个表格里的协议，还有100GBase-KP4，100GBase-KP4比较特殊，采用的是PAM4电平（三电平、两个眼图），而非之前的NRZ电平（两电平、1个眼图），所以对100GBase-KP4接收机的要求给出了很多新的参数。针对PAM4信号，后续单独来讲。
1） 1000Base-KX、10GBase-KX4、10GBase-KR、40GBase-KR4对channel的详细要求：
2） 100GBase-KR4对channel的详细要求：
2. CABLE
媒介采用屏蔽层平衡铜轴线缆（Shielded balanced copper cabling），PMD与PMD之间的链路框图如下所示：
1） 10.3125GBd速率对于Cable插损具体的要求如下所示：
3. 光纤
媒介采用光纤（Fiber），PMD与PMD之间的链路框图如下所示：
除了上面的要求，采用光纤时还对3dB滚降频点有要求，分别如下所示：
- 上一篇： PHY——内部接口协议
- 下一篇： PRBS码是什么？PRBS生成原理介绍
文章评论（1条评论）
登录后参与讨论
相关推荐阅读
-
一博科技 2024-05-20 18:05
- 好吧，高速先生承认这个PCB设计方法的确有点意思，但是不多！
- 玻纤效应，作为一种神秘和隐晦的存在，一直都是做高速信号设计的工程师们无法放心的一环。作为一种虽然不一定会发生，但是一发生起来又很影响信号质量的存在，设计工程师和板厂可谓想尽了一切办法去尽量规避。由于C...
-
- 端接电阻没选对，DDR颗粒白费？
- 高速先生成员--姜杰端接可以解决很多反射问题，如果还有问题，有没有一种可能是端接电阻阻值没选对？对于点到点的拓扑，末端并联电阻的阻值比较容易选择，端接电阻阻值R与传输线特征阻抗一样即可。VTT为1V时...
-
- 深入分析时钟信号走在PCB的表层到底有什么风险？
- 高速先生成员--黄刚首先不要质疑前辈们的话，时钟信号的确最好不要放在表层，哪怕是你认为很低频的时钟，像25MHz、100MHz、156.25MHz这些时钟。做多了高速串行信号设计的工程师们可能只会觉得...
-
- 热辣滚烫--如何让PCB上的固定螺丝孔沉下去
- 高速先生成员--王辉东龙腾盛世,岁月如歌。祝大家开工大吉，热辣滚烫，红红火火,新的征程已然拉开帷幕。林如烟和赵理工常听大师兄说，最近几年随着国内芯片行业的快速崛起，ATE工装治具和测试板的需求持续增大...
-
- 没有10年工作经验，我猜你都不会用电磁场来分析高速问题吧？
- 临放假了，就不发一些很难理解的理论文章了，让大家看得轻松点。说点什么内容来开场呢？随着高速信号的速率越来越高，设计难度越来越大，对layout工程师，硬件工程师和我们SI工程师的分析定位问题的能力提出...
-
- 电源设计如果只看电压跌落，不看电流密度会怎么样？
- 大家知道，电源直流设计的理论其实非常的简单，归根到底就是欧姆定律，电源芯片给负载供给电流，电流经过传输路径有一定的压降，最终到达负载端的电压值就是我们接收芯片关注的结果。在PCB设计中，从电源芯片出发...
EE直播间
更多
-
无线前沿新技术与测试技术峰会-线上直播 直播时间： 12月05日 09:30 -
首场直播发布： Keysight AP5000 系列新型高性价比模拟信号源 直播时间： 12月06日 10:00 -
全面掌握功率表应用及校准 直播时间： 12月10日 10:00 -
提升毫米波信号测试精度 直播时间： 12月18日 14:00
关闭
站长推荐
/2 
/2
-
返回顶部
-
eeNick 2018-4-26 10:53