标签: actel

Actelcodingstyle.pdf

【强烈推荐】VerilogHDL的基本知识--周立功Actel产品线.pdf周立功VerilogHDL黄金参考指南VerilogHDL是一种硬件描述语言，以文本形式来描述数字系统硬件的结构和行为的语言，用它可以表示逻辑电路图、逻辑表达式，还可以表示数字逻辑系统所完成的逻辑功能。VerilogHDL和VHDL是世界上最流行的两种硬件描述语言，都是在20世纪80年代中期开发出来的。前者由GatewayDesignAutomation公司（该公司于1989年被Cadence公司收购）开发。两种HDL均为IEEE标准。 VerilogHDL是一种硬件描述语言，用于从算法级、门级到开关级的多种抽象设计层次的数字系统建模。被建模的数字系统对象的复杂性可以介于简单的门和完整的电子数字系统之间。数字系统能够按层次描述，并可在相同描述中显式地进行时序建模。  VerilogHDL语言具有下述描述能力：设计的行为特性、设计的数据流特性、设计的结构组成以及包含响应监控和设计验证方面的时延和波形产生机制。所有这些都使用同一种建模语言。此外，VerilogHDL语言提供了编程语言接口，通过该接口可以在模拟、验证期间从设计外部访问设计，包括模拟的具体控制和运行。  VerilogHDL语言不仅定义了语法，而且对每个语法结构都定义了清晰的模拟、仿真语义。因此，用这种语言编写的模型能够使用Verilog仿真器进行验证。语言从C编程语言中继承了多种操作符和结构。VerilogHDL提供了扩展的建模能力，其中许多扩展最初很难理解。但是，VerilogHDL语言的核心子集非常易于学习和使用，这对大多数建模应用来说已经足够。当然，完整的硬件描述语言足以对从最复杂的芯片到完整的电子系统进行描述。

本文主要介绍基于ActelSmartFusion系列FPGA在光伏应用中的逆变控制和功率管理方案。随着社会的发展，可再生能源的应用越来越受青睐，光伏应用作为一项新兴技术正在高速发展。在基于光电流的系统中，电源逆变器控制着太阳能板和电池，以及负载之间的电流，将太阳能板输出的变化幅度很大的直流电压转换成干净的50Hz或60Hz的正弦电流，输出给负载或回馈到电网中去，整个系统如图1所示，其中A为太阳能电池板，B为逆变器控制和功率管理单元，C为功率开关管和DC-DC转换器，D是功率监控。……

在阐述了硬件实时操作系统的结构和运行机制的基础上,着重论述了基于FPGA设计实现的硬件实时操作系统,并在Actel公司的APA075上实现了任务调度、中断管理、定时器管理等实时操作系统基本功能.该硬件实时操作系统具有强实时性、高确定性和低系统开销等优点.硬件实时操作系统的设计与实现球崔建华，孙红胜，王保进（解放军信息工程大学，河南郑州４５０００２）摘要：在阐述了硬件实时操作系统的结构和运行机制的基础上，着重论述了基于ｎ＇ＧＡ设计实现的硬件实时操作系统，并在Ａｃｔｅｌ公司的ＡＰＡ０７５上实现了任务调度、中断管理、定时器管理等实时操作系统基本功能。该硬件实时操作系统具有强实时性、高确定性和低系统开销等优点。关键词：ＦＰＧＡ；硬件实时操作系统；系统开销ＪＴｈｅｄｅｓｉｇｎａｎｄｒｅａｌｉｚａｔｉｏｎｏｆｈａｒｄｗａｒｅＲＴＯＳＣＵＩＪｉａｎＨｕａ，ＳＵＮＨｏｎｇＳｈｅｎｇ，ＷＡＮＧＢａｏＪｉｎ……

嵌入式对话CONTENTS目录ARM地址：广州市天河区天河北路689号光大银行大厦12楼F4电话：(020)38730916387309173873097601ActelFPGA上电即行之优势技术支持：(020)226443582264435922644360传真：38730925邮编：51063005耀眼夺目-ActelFPGA安全性网址：http://www.zlgmcu.com08SC16IS752/762的原理与应用武汉周立功地址：武汉市洪山区广埠屯珞瑜路158号12128室电话：(027)87168497871682978716839714SC28L202的原理与应用传真：(027)87163755……

嵌入式对话CONTENTS目录ARM地址：广州市天河区天河北路689号光大银行大厦12楼F4电话：(020)38730916387309173873097601ActelPCI桥接芯片技术支持：(020)226443582264435922644360传真：3873092506LPC3000系列在TKScope下的邮编：510630网址：http://www.zlgmcu.comBootLoader(NANDFlash/SPI)烧录/仿真方法武汉周立功地址：武汉市洪山区广埠屯珞瑜路158号12128室电话：(027)87168497871682978716839710XR16M2550的原理与应用传真：(027)8716375528基于Luminary远程在线升级解决方……

嵌入式对话CONTENTS目录ARM地址：广州市天河区天河北路689号光大银行大厦12楼F4电话：(020)38730916387309173873097601FM3130的原理与应用技术支持：(020)226443582264435922644360传真：38730925邮编：51063010基于ActelFPGA的多串口扩展方案网址：http://www.zlgmcu.com武汉周立功13PWM语音播放器―基于Luminary单片机地址：武汉市洪山区广埠屯珞瑜路158号12128室电话：(027)871684978716829787168397传真：(027)8716375518外围器件对DC-DC电源效率的影响……

介绍了XGA标准,设计了一种基于FPGA的XGA标准图像实时控制器,它将PAL制式的电视信号转换成XGA格式的信号.重点讨论了图像数据的结构转换过程及控制器的内部结构.；壁隧羹幽豳睡羹隧堕型竺坐螋业型竺塑堡业堕！一种基于ＦＰＧＡ的实时图像转换控制器设计张旭．王彬（哈尔滨工业大学通信技术研究所，黑龙江哈尔滨１５０００１）摘要：介绍了ＸＧＡ标准，设计了一种基于ＦＰＧＡ的ＸＧＡ标准图像实时控制器，它将ＰＡＬ制式的电视信号转换成ＸＧＡ格式的信号。重点讨论了图像数据的结构转换过程及控制器的内部结构。关键词：ＸＧＡＦＰＧＡ双端口ＲＡＭ图像转换控制器ＦＰＧＡ―ｂａｓｅｄｄｅｓｉｇｎｏｆａｒｅａｌ―ｔｉｍｅｉｍａｇｅｃｏｎｖｅｒｓｉｏｎｃｏｎｔｍｌｌｅｒＺＨＡＮＧＸｕ．ＷＡＮＧＢｉ“（ｃｏｍｎｌｕｌｌｉｃａｔｉｏｎＲｅｓｅａｒｃｈｃｅｎｔｅｒ，ＨａＩｂｉｎＩｎｓｔｈｔｅ０ｆＴｅｃｈｎ０１０９ｙ，ＨａＩｂｌｎ……

高速低功耗FPGA的应用设计……

HDLCodingStyleguide……

笔段式液晶显示器具有低电压，低功耗，体积小，易于开发等特点，广泛应用在各种仪器仪表、电子设备及家用电器等方面。本文介绍的基于FPGA的笔段式LCD驱动器具有灵活性高，扩展性强，可快速构建等特点，与集成电路控制器相比，FPGA更加灵活，可以针对不同的液晶显示模块更改时序信号和显示数据。本设计选用Actel公司的Fusion系列器件，设计了笔段式液晶显示驱动控制器，为驱动控制LCD提供了一种完美的解决方案。……

actel产品选型手册ProductCatalogMay2010Now,morethanever,powermatters.Whetheryou’redesigningattheboardorsystemlevel,Actel’slowpowerFPGAsandmixedsignalFPGAsareyourbestchoice.Theunique,flash-basedtechnologyofActelFPGAs,coupledwiththeirhistoryofreliability,setsthemapartfromtraditionalFPGAs.Designfortoday’srapidlygrowingmarketsofconsumerandportablemedicaldevices,ortomorrow’senvironmentallyfriendlydatacentersandindustrialcontrols.Takeyourdesignsto30,000feetorevenmillionsofmilesintospace.OnlyActelcanmeetthepower,size,costandreliabilitytargetsthatreducetime-to-marketandenablelong-termprofitability.TableofContentsIGLOO/eLowPowerSmallPackageFootprintHighLogicDensity4IGLOOnanoLowPowerSmallP……

详细说明：基于ACTEL公司Fusion系列芯片开发的嵌入式工程。实现了SD卡读取功能，文件包括Libero开发的工程及Keil开发的工程。文件列表SD\keil\SD\config.h..\....\..\define.h..\....\..\ExtDll.iex..\....\..\MAIN\config.h..\....\..\....\define.h..\....\..\....\main.c..\....\..\....\regmap.h..\....\..\main.c..\....\..\main.crf..\....\..\main.d..\....\..\main.o..\....\..\print.axf..\....\..\print.htm..\....\..\print.lnp..\....\..\print.map..\....\..\print.Opt..\....\..\print.plg..\....\..\print.sct..\....\..\print.tra..\....\..\print.Uv2..\....\..\print_Opt.Bak..\....\..\print_sct.Bak..\....\..\print_Target1.dep..\....\..\print_Uv2.Bak..\....\..\regmap.h..\....\..\SD\sdcmd.c..\....\..\..\sdcmd.h..\....\..\..\sdconfig.h..\....\..\..\sdcrc.c..\....\..\..\sdcrc.h..\....\..\..\sddriver.c..\....\..\..\sddriver.h..\....\..\..\sdhal.c..\....\..\..\sdhal.h..\....\..\SD.Opt..\....\..\SD.Uv2..\....\..\sdcmd.c..\....\..\sdcmd.crf..\....\..\sdcmd.d..\....\..\sdcmd.h..\....\..\sdcmd.o..\....\..\sdconfig.h..\....\..\sdcrc.c..\....\..\sdcrc.crf..\....\..\sdcrc.d..\....\..\sdcrc.h..\....\..\sdcrc.o..\....\..\sddriver.c..\....\..\sddriver.crf..\....\..\sddriver.d..\....\..\sddriver.h..\....\..\sddriver.o..\....\..\sdhal.c..\....\..\sdhal.crf..\....\..\sdhal.d..\....\..\sdhal.h..\....\..\sdhal.o..\....\..\SD_Opt.Bak..\....\..\SD_Target1.dep..\....\..\SD_Uv2.Bak..\....\..\Startup.lst..\....\..\Startup.o..\....\..\Startup.s..\....\..\STDIO.H..\....\..\UART\UART.c..\....\..\....\UART.h..\....\..\UART.c..\....\..\uart.crf..\....\..\uart.d..\....\..\UART.h..\....\..\uart.o..\Libero\SD\constraint\CortexM1_top.dtf\core.ddf..\......\..\..........\CortexM1_top.pdc..\......\..\..reconsole\common\CoreAHB2APB\CoreAHB2APB.cxf..\......\..\...........\......\...........\rtl\verilog\o\CoreAHB2APB.v..\......\..\...........\......\.......Lite\CoreAHBLite.cxf..\......\..\...........\......\...........\coreparameters.v..\......\..\...........\......\...........\rtl\verilog\o\CoreAHBLite.v..\......\..\...........\......\...........\...\.......\.\Decoder.v..\......\..\...........\......\...........\...\.......\.\DefaultSlave.v..\......\..\...........\......\...........\...\.......\.\MuxS2M.v..\......\..\...........\......\.....PB\CoreAPB.cxf..\......\..\...........\......\.......\coreparameters.v..\......\..\...........\......\.......\rtl\verilog\o\CoreAPB.v..\......\..\...........\......\.......\...\.......\.\MuxP2B.v..\......\..\...........\......\....MemCtrl\bfm\CoreMemCtrl_scriptlet.bfm..\......\..\...........\......\...........\CoreMemCtrl.cxf..\......\..\...........\......\...........\coreparameters.v..\......\..\...........\......\...........\rtl\verilog\o\CoreMemCtrl.v..\......\..\...........\......\....Remap\bfm\CoreRemap_scriptlet.bfm..\......\..\...........\......\.........\CoreRemap.cxf..\......\..\...........\......\.........\rtl\verilog\o\CoreRemap.v..\......\..\...........\......\.ORESPI\coreparameters.v..\......\..\...........\......\.......\CORESPI.cxf..\......\..\...........\......\.......\mti\lib_vlog_obs\CORESPI_LIB\_info..\......\..\...........\......\.......\...\scripts\wave_usertb_vlog.do..\......\..\...........\......\.......\rtl\vlog\core_obfuscated\corespi.v..\......\..\...........\......\.......\...\....\...............\corespi_sfr.v..\......\..\...........\......\.......\...\....\...............\spi_master.v..\......\..\...........\......\.......\...\....\...............\spi_slave.v……

详细说明：基于ACTEL公司Fusion系列芯片开发的嵌入式工程。实现了I2C功能，包括编写的Core。文件包括Libero开发的工程及Keil开发的工程。文件列表CoreI2C\ACTL_Prj\CortexM1\constraint\CortexM1_top.dtf\core.ddf.......\........\........\..........\CortexM1_top.pdc.......\........\........\..reconsole\common\CoreAHB2APB\CoreAHB2APB.cxf.......\........\........\...........\......\...........\rtl\verilog\o\CoreAHB2APB.v.......\........\........\...........\......\.......Lite\CoreAHBLite.cxf.......\........\........\...........\......\...........\coreparameters.v.......\........\........\...........\......\...........\rtl\verilog\o\CoreAHBLite.v.......\........\........\...........\......\...........\...\.......\.\Decoder.v.......\........\........\...........\......\...........\...\.......\.\DefaultSlave.v.......\........\........\...........\......\...........\...\.......\.\MuxS2M.v.......\........\........\...........\......\.....PB\CoreAPB.cxf.......\........\........\...........\......\.......\coreparameters.v.......\........\........\...........\......\.......\rtl\verilog\o\CoreAPB.v.......\........\........\...........\......\.......\...\.......\.\MuxP2B.v.......\........\........\...........\......\....GPIO\bfm\CoreGPIO_scriptlet.bfm.......\........\........\...........\......\........\CoreGPIO.cxf.......\........\........\...........\......\........\coreparameters.v.......\........\........\...........\......\........\rtl\verilog\o\CoreGPIO.v.......\........\........\...........\......\.OREI2C\COREI2C.cxf.......\........\........\...........\......\.......\coreparameters.v.......\........\........\...........\......\.......\mti\lib_vlog_obs\COREI2C_LIB\_info.......\........\........\...........\......\.......\...\scripts\wavetb_vlog.do.......\........\........\...........\......\.......\rtl\vlog\core_obfuscated\corei2c.v.......\........\........\...........\......\.......\...\....\...............\corei2creal.v.......\........\........\...........\......\.......\...\....\test\user\smbus_wrp.v.......\........\........\...........\......\.......\...\....\....\....\testbench.v.......\........\........\...........\......\.oreInterrupt\bfm\CoreInterrupt_scriptlet.bfm.......\........\........\...........\......\.............\CoreInterrupt.cxf.......\........\........\...........\......\.............\coreparameters.v.......\........\........\...........\......\.............\rtl\verilog\o\CoreInterrupt.v.......\........\........\...........\......\....MemCtrl\bfm\CoreMemCtrl_scriptlet.bfm.......\........\........\...........\......\...........\CoreMemCtrl.cxf.......\........\........\...........\......\...........\coreparameters.v.......\........\........\...........\......\...........\rtl\verilog\o\CoreMemCtrl.v.......\........\........\...........\......\....Remap\bfm\CoreRemap_scriptlet.bfm.......\........\........\...........\......\.........\CoreRemap.cxf.......\........\........\...........\......\.........\rtl\verilog\o\CoreRemap.v.......\........\........\...........\......\....UARTapb\coreparameters.v.......\........\........\...........\......\...........\CoreUARTapb.cxf.......\........\........\...........\......\...........\mti\lib_vlog_obs\COREUARTAPB_LIB\@c@o@r@e@u@a@r@t\verilog.psm.......\........\........\...........\......\...........\...\............\...............\................\_primary.dat.......\........\........\...........\......\...........\...\............\...............\................\_primary.vhd.......\........\........\...........\......\...........\...\............\...............\................apb\verilog.psm.......\........\........\...........\......\...........\...\............\...............\...................\_primary.dat.......\........\........\...........\......\...........\...\............\...............\...................\_primary.vhd.......\........\........\...........\......\...........\...\............\...............\...u@a@r@t@o1\verilog.psm.......\........\........\...........\......\...........\...\............\...............\.............\_primary.dat.......\........\........\...........\......\...........\...\............\...............\.............\_primary.vhd.......\........\........\...........\......\...........\...\............\...............\..........l0\verilog.psm.......\........\........\...........\......\...........\...\............\...............\............\_primary.dat.......\........\........\...........\......\...........\...\............\...............\............\_primary.vhd.......\........\........\...........\......\...........\...\............\...............\...........1@i\verilog.psm.......\........\........\...........\......\...........\...\............\...............\..............\_primary.dat.......\........\........\...........\......\...........\...\............\...............\..............\_primary.vhd.......\........\........\...........\......\...........\...\............\...............\..lock_gen\verilog.psm.......\........\........\...........\......\...........\...\............\...............\..........\_primary.dat.......\........\........\...........\......\...........\...\............\...............\..........\_primary.vhd.......\........\........\...........\......\...........\...\............\...............\.rx_async\verilog.psm.......\........\........\...........\......\...........\...\............\...............\.........\_primary.dat.......\........\........\...........\......\...........\...\............\...............\.........\_primary.vhd.......\........\........\...........\......\...........\...\............\...............\.tx_async\verilog.psm.......\........\........\...........\......\...........\...\............\...............\.........\_primary.dat.......\........\........\...........\......\...........\...\............\...............\.........\_primary.vhd.......\........\........\...........\......\...........\...\............\...............\testbnch\verilog.psm.......\........\........\...........\......\...........\...\............\...............\........\_primary.dat.......\........\........\...........\......\...........\...\............\...............\........\_primary.vhd.......\........\........\...........\......\...........\...\............\...............\_info.......\........\........\...........\......\...........\...\scripts\wave_vlog.do.......\........\........\...........\......\...........\rtl\vlog\amba_obfuscated\Clock_gen.v.......\........\........\...........\......\...........\...\....\...............\CoreUART.v.......\........\........\...........\......\...........\...\....\...............\CoreUARTapb.v.......\........\........\...........\......\...........\...\....\...............\fifo_256x8_fusion.v.......\........\........\...........\......\...........\...\....\...............\Rx_async.v.......\........\........\...........\......\...........\...\....\...............\Tx_async.v.......\........\........\...........\......\...........\...\....\test\amba\testbnch.v.......\........\........\...........\......\...texM1Top\bfm\subsystem.bfm.......\........\........\...........\......\...........\coreparameters.v.......\........\........\...........\......\...........\CortexM1Integration\bfm\compiler\bfmCompile.tcl.......\........\........\...........\......\...........\...................\...\rtl\verilog\o\AhbLiteBridge.v.......\........\........\...........\......\...........\...................\...\...\.......\.\CortexM1BFM.v.......\........\........\...........\......\...........\...................\...\...\.......\u\CortexM1Integration_TS.v.......\........\........\...........\......\...........\...................\...\subsystem.bfm.......\........\........\...........\......\...........\...................\M1AFS600-2\0ki_0kd_1int_sm_debug\layout\arm_designer.cdb.......\........\........\...........\......\...........\...................\..........\.....................\timingshell\verilog\arm_precision.v.......\........\........\...........\......\...........\...................\..........\.....................\...........\.......\arm_synplify.v.......\........\........\...........\......\...........\CortexM1Top.cxf.......\........\........\...........\......\...........\rtl\verilog\o\CortexM1Top.v.......\........\........\...........\......\...........\...\.......\.\ResetSync.v.......\........\........\...........\......\...........\...\.......\.\uj_jtag.v.......\........\........\...........\CortexM1\CoreAHB2APB_00\CoreAHB2APB_00.xml.......\........\........\...........\........\.......Lite_00\CoreAHBLite_00.xml.......\........\........\...........\........\.....PB_00\CoreAPB_00.xml.......\........\........\...........\........\....GPIO_00\CoreGPIO_00.xml.......\........\........\...........\........\....I2C_00\CoreI2C_00.xml.......\........\........\...........\........\.....nterrupt_00\CoreInterrupt_00.xml.......\........\........\...........\........\....MemCtrl_00\CoreMemCtrl_00.xml.......\........\........\...........\........\....Remap_00\CoreRemap_00.xml.......\........\........\...........\........\....UARTapb_00\CoreUARTapb_00.xml.......\........\........\...........\........\CortexM1.cci.......\........\........\...........\........\cortexm1.cco……

步进电机是一种提供精确增量旋转的电子机械装置。打印机的送纸电机、软盘驱动器、机器人操纵器是流行的步进电机的应用。大多数常见的步进电机利用四个绕组实现四相操作。旋转受到以特定序列激励的相位的影响。现场可编程门阵列(FPGA)是对这些电机实现一体化控制逻辑的理想选择，而用其它系统控制逻辑来最小化器件数量和板的大小。……

周立功团队的精品教程――ActelFPGA快速入门教程，是为帮助初学者快速学习和掌握ActelFPGA的开发环境而特别制作的，包括视频+PDF文档2部分，结合软件实际操作，讲解深入浅出，步骤详细，非常适合初学者，强烈推荐！！！……

Actel扇出问题……

摘要:针对短波红外探测在各个领域的重要作用，采用Sofradir320×256短波红外探测器，基于ACTEL公司的FPGA芯片APA600，设计并实现了短波红外成像系统，并对几个关键性设计进行了分析。该系统具有低功耗、小体积、高速率、可控性好等特点。实验结果表明该系统能够满足设计要求。[著者文摘]……

下载地址：《嵌入式对话》第六期http://www.zlgmcu.com/download/downs.asp?id=3136《嵌入式对话》已经成功发布六期，以后则固定在每月五号发布，请大家移步http://www.zlgmcu.com/ebook/index.asp查看。多谢！CONTENTS目录ARM地址：广州市天河区天河北路689号光大银行大厦12楼F4电话：(020)38730916387309173873097601FM3130的原理与应用技术支持：(020)226443582264435922644360传真：38730925邮编：51063010基于ActelFPGA的多串口扩展方案网址：http://www.zlgmcu.com武汉周立功13PWM语音播放器―基于Luminary单片机地址：武汉市洪山区广埠屯珞瑜路158号12128室电话：(027)871684978716829787168397传真：(027)8716375518外围器件对DC-DC电源效率的影响……

《嵌入式对话》创刊于2008年4月，是广州周立功单片机发展有限公司面向中国嵌入式行业推出的首期电子版杂志。周立功公司凭借其丰富的行业经验，直面应用市场，为研发工程师、应用工程师传递嵌入式行业最新的产品信息及技术解决方案。《嵌入式对话》致力于汇集国内外行业资讯、技术方案等尖端优势资源，全方位服务于蓬勃发展的嵌入式行业。CONTENTS目录ARM地址：广州市天河区天河北路689号光大银行大厦12楼F4电话：(020)38730916387309173873097601ActelPCI桥接芯片技术支持：(020)226443582264435922644360传真：3873092506LPC3000系列在TKScope下的邮编：510630网址：http://www.zlgmcu.comBootLoader(NANDFlash/SPI)烧录/仿真方法武汉周立功地址：武汉市洪山区广埠屯珞瑜路158号12128室电话：(027)87168497871682978716839710XR16M2550的原理与应用传真：(027)8716375528基于Luminary远程在线升级解决方……