tag 标签: layout

相关帖子
相关博文
  • 热度 3
    2024-1-19 10:04
    755 次阅读|
    0 个评论
    在DCDC电源电路中,PCB的布局对电路功能的实现和良好的各项指标来说都十分重要。本文以buck电路为例,简单分析一下如何进行合理PCB layout布局以及设计中的注意事项。 首先,以最简单的BUCK电路拓扑为例,下图(1-a)和(1-b)中分别标明了在上管开通和关断时刻电流的走向,即 功率回路部分 。这部分电路负责给用户负载供电,承受的功率较大。 结合图(1-c)中Q1和Q2的电流波形,不难发现,由于电感的存在,后半部分电路中不会存在一个较高的电流变化趋势,只有在两个开关管的部分会出现 高电流转换速率 。在PCB布线时需要特别注意,尽可能减小这一快速变化的环节的面积,来减少对其他部分的干扰。随着集成工艺的进步,目前大部分电源芯片都将上下管集成到了芯片的内部。 了解了高电流转换速率部分后,让我们回到整个功率回路布局来看。以MPS的非常受欢迎的MPQ8633A(B)系列产品为例,这是一款完全集成的高频同步降压转换器可以实现高达12-20A的输出电流,其原理图如下,其功率回路(绿色标注)中包含输入电容,电感以及输出电容等器件。 功率回路也需要做到尽可能地占用较小的环路面积,来减少噪声的发射以及回路上的寄生参数。推荐的PCB布局如图(3)所示。注意点如下: 输入电容就近放在芯片的输入Vin 和功率地PGND ,减少寄生电感的存在,因为输入电流不连续,寄生电感引起的噪声对芯片的耐压以及逻辑单元造成不良影响。 VIN 的管脚旁边至少各有1 个去耦电容 ,用来滤除来自电源输入端的交流噪声和来自芯片内部(倒灌)的电源噪声,同时也为芯片储能。 且电容需要紧挨管脚,两者的间距需要小于40mil 。 功率回路尽可能的短粗,保持较小的环路面积 ,减少噪声的发射。 SW 点是噪声源,保证电流的同时保持尽量小的面积 ,远离敏感的易受干扰的位置,例如FB 等。 铺铜面积和过孔数量会影响到PCB 的通流能力和散热。 由于PCB的载流能力与PCB板材、板厚、导线宽厚度以及温升相关,较为复杂,可以通过IPC-2152标准来进行准确的查找和计算。一般,对于MPQ8633A(B)的PCB来说,需要在VIN(至少打6个过孔)和PGND(至少打9个过孔)处多打过孔,这两处的 铺铜应最大化来减小寄生阻抗 。SW处的铺铜也需要加宽,以免出现限流的情况,导致工作异常。 讨论完功率回路部分,转眼看芯片逻辑电路部分,这部分的PCB布局也是有所讲究的。 结合图(3)和(4)可总结注意点如下: 将BST 电容放置在尽可能靠近BST 和SW 的位置 ,使用 20mil 或更宽 来布线路径。 FB 电阻连接到FB 管脚尽可能短, 减少噪声的耦合。这是芯片最敏感,最容易受干扰的部分,是引起系统不稳定的十分常见原因。需要将其 远离噪声源 ,例如:SW点,电感,二极管等(在非同步buck中,MPQ8633外围无二极管)。如图,RFF、CFF、RFB1、RFB2都尽量靠近芯片摆放。 VCC 电容应就近放置在芯片的VCC 管脚和芯片的信号地之间,尽量在一层,没有过孔 。对于信号地(AGND)和功率地(PGND)在一个管脚的芯片,同样就近和该管脚连接。 AGND和PGND需要进行 单点连接 。 将SS 电容靠近TRK/REF 至RGND 。 将SENSE电容置于输出SENSE线之间, 平行走线 。 PCB layout 中走线和铺铜都尽量避免90 °直角 ,走45°或者圆弧角,特别是在高频信号传输线部分。避免由传输线宽带来的反射和传输信号的失真。 最后,为了方便大家了解自己画的PCB是否合理,可以参考以下简易表格做一个自评: 设计建议 比重(%) 自评打分 备注 器件位置摆放 输入电容靠近芯片放置,去耦电容需要放置在VIN与功率PGND管脚旁边6mil (允许元器件最小间距),最好不要超过40mil。与芯片放置在同一层。 20 电感靠近SW管脚放置。与芯片放置在同一层。 15 使用电源模块,可忽略此条 输出电容两端需靠近电感Vout端和功率PGND放置。与芯片放置在同一层。 15 续流二极管需要靠近电感SW与功率PGND放置。与芯片放置在同一层。 5 使用同步电源芯片,可忽略此条 VCC电容需靠近芯片VCC管脚放置。与芯片放置在同一层。 3 FB电阻需靠近FB管脚放置,走线尽量短。与芯片放置在同一层。远离噪声源。 3 BST RC需靠近SW和BST管脚放置。与芯片放置在同一层。 3 COMP RC靠近管脚放置。 3 若无此管脚,可忽略此条。 大功率网络铺铜 VIN 铺铜 3 SW铺铜在足够通流情况下越短越好。 4 Vout铺铜 3 GND铺铜 4 在最后进行整体铺铜较为便捷。 VIA过孔 GND网络过孔数量≥(Iin+Iout)/200mA 4 VIN网络过孔数量≥Iin/200mA 3 Vout网络过孔数量≥Iin/200mA 3 过孔不打在芯片管脚或器件焊盘上 1 其他弱电信号 EN 电阻尽量靠近芯片摆放,可放置在不同层。 1 SS RC尽量靠近芯片管脚摆放。 1 PG 1 其他(CS,mode等) 1 参考相应规格书 走线 走线以及铺铜都用45°或者圆弧角。 2 电感下方不走线。 1 采样信号平行走线。 1 若无此功能,可忽略此条。 以上表格适用于简单的buck、boost电路的PCB设计,多用单层或者双层板即可。仅供参考,欢迎补充。 来源:mps
  • 热度 2
    2023-11-15 10:05
    426 次阅读|
    0 个评论
    关于DCDC Vout电容,一般情况下我们出于先滤低频再滤高频的考虑会将容量大的电容靠近Vout端放置,即由大到小排列顺序进行布局。 不过个人在对应过的一些项目里,也有硬件人员要求从小到大排列顺序进行布局的。理由是因为电源频率的特性,站在为DCDC去耦的角度来看,应当小电容(去耦半径小)靠近Vout以达到最佳的噪声过滤效果。 我在网上也搜索过,也询问过仿真研究人员,说法是两种都能接受,负载端还需要进行滤波的。 但是,从业将近10年以来,多数是以先滤低频再滤高频去考量电容的摆放顺序的,在这个方面看硬件人员自身的理解去定咯。
  • 热度 3
    2023-4-23 11:33
    1251 次阅读|
    1 个评论
    在工作中,尤其是做了很多年的,有些问题可能不知道,又不好意思问,怕别人说你连这个都不知道?很尴尬,而且百度又搜不到,本博主收集了很多答疑,希望里面有对你有用的,或者是有的问题你现在没遇到哦,可能以后会遇到。 问:如何将一块实物硬制版的布线快速、原封不动地做到电脑之中? 复:最快的办法就是扫描,然后用BMP2PCB程序转换成胶片文件,然后再修改,但你的PCB精度必须在 0.2MM以上。 问:直接画PCB板时,如何为一个电路接点定义网络名? 复:在Net编辑对话框中设置。 问:怎么让做的资料中有孔径显示或符号标志,同allego一样? 复:在输出中有选项,可以产生钻孔统计及各种孔径符号。 问:自动布线的锁定功能不好用,系统有的会重布,不知道怎么回事? 复:最新的版本无此类问题。 问:如何实现多个原器件的整体翻转? 复:一次选中所要翻转的元件。 问:我用的p 99 版加入汉字就死机,是什么原因? 复:应是D版所致。 问:powpcb的文件怎样用PROTEL打开? 复:先新建一PCB文件,然后使用导入功能达到。 问:怎样从PROTEL99 中导入GERBER文件? 复:Protel pcb只能导入自己的Gerber,而Protel的CAM可以导入其它格式的Gerber。 问:如何把布好PCB走线的细线条部分地改为粗线条? 复:双击修改+全局编辑。注意匹配条件。修改规则使之适应新线宽。 问:如何修改一个集成电路封装内的焊盘尺寸?若全局修改的话应如何设置? 复:全部选定,进行全局编辑。 问:如何修改一个集成电路封装内的焊盘尺寸? 复:在库中修改一个集成电路封装内的焊盘尺寸大家都知道,在PCB板上也可以修改。(先在元件属性中解锁)。 问:能否在做PCB时对元件符号的某些部分加以修改或删除? 复:在元件属性中去掉元件锁定,就可在PCB中编辑元件,并且不会影响库中元件。 问:该焊盘为地线,包地之后,该焊盘与地所连线如何设置宽度? 复:包地前设置与焊盘的连接方式。 问:为何 99se存储时要改为工程项目的格式? 复:便于文件管理。 问:如何去掉PCB上元件的如电阻阻值,电容大小等等,要一个个去掉吗?是否有快捷的方法。 复:使用全局编辑,同一层全部隐藏。 问:能告诉将要推出的新版本的PROTEL的名称吗?简单介绍一下有哪些新功能?protel手动布线的推挤能力太弱。 复:Protel DXP,在仿真和布线方面会有大的提高。 问:如何把敷铜区中的分离的小块敷铜除去? 复:在敷铜时选择"去除死铜"。 问:VDD和GND都用焊盘连到哪儿了,怎么看不到呀? 复:打开网络标号显示。 问:在PCB中有画弧线?在画完直线,接着直接可以画弧线具体如DOS版弧线模式那样!能实现吗?能的话,如何设置? 复:可以,使用shift+空格可以切换布线形式。 问:protel99se9 层次图的总图用editexport spread生成电子表格的时候,却没有生成各分图纸里面的元件及对应标号、封装等。如果想用电子表格的方式一次性修改全部图纸的封装,再更新原理图,该怎么做? 复:点中相应的选项即可。 问:protel99se6 的PCB通过specctra interface导出到specctra10.1 里面,发现那些没有网络标号的焊盘都不见了,结果specctra就从那些实际有焊盘的地方走线,布得一塌糊涂,这种情况如何避免? 复:凡涉及到两种软件的导入/导出,多数需要人工做一些调整。 问:在打开内电层时,放置元件和过孔等时,好像和内电层短接在一起了,是否正确? 复:内电层显示出的效果与实际的缚铜效果相反,所以是正确的。 问:protel的执行速度太慢,太耗内存了,这是为什么?而如allegro那么大的系统,执行起来却很流畅! 复:最新的Protel软件已不是完成一个简单的PCB设计,而是系统设计,包括文件管理、3D分析等。只要PIII,128M。以上内存,Protel亦可运行如飞。 问:如何自动布线中加盲,埋孔? 复:设置自动布线规则时允许添加盲孔和埋孔。 问:3D的功能对硬件有什么要求?谢谢,我的好象不行。 复:请把金山词霸关掉。 问:补泪滴可以一个一个加吗? 复:当然可以。 问:请问在PROTEL99SE中倒入PADS文件, 为何焊盘属性改了? 复:这类问题,一般都需要手工做调整,如修改属性等。 问:protell99se能否打开orcad格式的档案,如不能以后是否会考虑添加这一功能? 复:现在可以打开。 问:在 99SEPCB板中加入汉字没发加,但汉化后SE少了不少东西! 复:可能是安装的文件与配置不正确。 问:SE在菜单汉化后,在哪儿启动 3D功能? 复:您说的是View3D接口吗,请在系统菜单(左边大箭头下)启动。 问:请问如何画内孔不是圆形的焊盘? 复:不行。 问:在PCB中有几种走线模式?我的计算机只有两种,通过空格来切换? 复:Shift+空格。 问:对于某些可能有较大电流的线,如果我希望线上不涂绿油,以便我在其上上锡,以增大电流。我该怎么设计?谢谢! 复:可以简单地在阻焊层放置您想要的上锡的形状。 问:如何连续画弧线,用画园的方法每个弯画个园吗? 复:不用,直接用圆弧画。 问:如何锁定一条布线? 复:先选中这个网络,然后在属性里改。 问:随着每次修改的次数越来越多,protel文件也越来越大,请问怎么可以让他文件尺寸变小呢? 复:在系统菜单中有数据库工具。(Fiel菜单左边的大箭头下)。 问:请问PROTEL中画PCB板如何设置采用总线方式布线? 复:Shift+空格。 问:如何利用protel的PLD功能编写GAL16V8 程序? 复:利用protel的PLD功能编写GAL16V8 程序比较简单,直接使用Cupl DHL硬件描述语言就可以编程了。帮助里有实例。Step by step。 问:我用 99se6 布一块 4 层板子,布了一个小时又二十分钟布到 99.6%,但再过来 11 小时多以后却只布到 99.9%!不得已让它停止了。 复:对剩下的几个Net,做一下手工预布,剩下的再自动,可达到 100%的布通。 问:在pcb多层电路板设计中,如何设置内电层?前提是完全手工布局和布线。 复:有专门的菜单设置。 问:protel PCB图可否输出其它文件格式,如HyperLynx的? 它的帮助文件中说可以,但是在菜单中却没有这个选项。 复:现在Protel自带有PCB信号分析功能。 问:请问pcb里不同的net,最后怎么让他们连在一起? 复:最好不要这么做,应该先改原理图,按规矩来,别人接手容易些。 问:自动布线前如何把先布的线锁定??一个一个选么? 复:99SE中的锁定预布线功能很好,不用一个一个地选,只要在自动布线设置中点一个勾就可以了。 问:PSPICE的功能有没有改变? 复:在Protel即将推出的新版本中,仿真功能会有大的提升。 问:如何使用Protel 99se的PLD仿真功能? 复:首先要有仿真输入文件(.si),其次在configure中要选择Absolute ABS选项,编译成功后,可仿真。看仿真输出文件。 问:protel.ddb历史记录如何删? 复:先删除至回收战,然后清空回收站。 问:自动布线为什么会修改事先已布的线而且把它们认为没有布过重新布了而设置我也正确了? 复:把先布的线锁定。应该就可以了。 问:布线后有的线在视觉上明显太差,PROTEL这样布线有他的道理吗(电气上)? 复:仅仅通过自动布线,任何一个布线器的结果都不会太美观。 问:可以在焊盘属性中修改焊盘的X和Y的尺寸吗? 复:可以。 问:protel99se后有没推出新的版本? 复:即将推出。该版本耗时 2 年多,无论在功能、规模上都与Protel99SE,有极大的飞跃。 问:99se的 3d功能能更增进些吗?好像只能从正面看!其外形能自己做吗? 复:3D图形可以用 Ctrl + 上,下,左,右 键翻转一定的角度。不过用处不大,显卡要好才行。 问:有没有设方孔的好办法?除了在机械层上画。 复:可以,在Multi Layer上设置。 问:一个问题:填充时,假设布线规则中间距为 20mil,但我有些器件要求 100mil间距,怎样才能自动填充? clearance constraint里加。 问:在protel中能否用orcad原理图? 复:需要将orcad原理图生成protel支持的网表文件,再由protel打开即可。 问:请问多层电路板是否可以用自动布线? 复:可以的,跟双面板一样的,设置好就行了。 总结: 当我们平时有问题,不好意思问的,百度又搜不到的,可以看下本篇文章的答疑,博主自己收集的。喜欢的朋友可以点个关注或者收藏!
  • 热度 7
    2023-3-15 13:13
    1816 次阅读|
    1 个评论
    【PCB笔记】PADS工具使用中遇到的问题(二)
    1. 现象:高版本导出的 ASC 文件,再导入到 PADS9.5 版本后, TOP 层铺不了铜,如下提示 解决方法:将如下图铺铜的线宽改小后就可以了(原先为 5.91mil, 改成 1mil ) 2. 导航窗口里面有测量尺寸的线 , 但是打开封装编辑界面却看不到 , 如图 解决方法 : ( 1 )重新做封装。 3 . PCB 封装焊盘的大小设置成 0 后,再来选择该引脚时选不上 解决方法:先右键选“ Select Terminals 然后再先选一个焊盘 最后按快捷键“ CTRL+A ”后就选中所有焊盘了 然后通过“ ALT+ENTER ”进行焊盘编辑。 --END--
  • 热度 7
    2023-2-28 10:11
    910 次阅读|
    0 个评论
      有一个新手工程师在论坛上发了一篇帖子,把自己的处女PCB布线图贴出来。    如果不看其他网友的评论,你能看出多少问题呢?可以在留言区和我们互动哦~   帖子里他还提出了自己的小见解: 问一下,我觉得自动布线挺好用的啊,只要布局好了,规则设置好了,很快就能生成图,为什么都说自动布线不好?   从他发帖内容来看,他可能是还想求赞,结果被批得惨不忍睹。   网友评论    网友A:   给你的建议:   1、MCU的去耦电容必须放在芯片引脚附近,放远就没用了,不如不加;   2、虽然是2层板子,但是也养成好习惯吧,打孔扇出在先,布线在后,不要布的走不了,在打孔,孔都是歪歪扭扭的躲线,你画8层的时候就会受益了;   3、晶振尽量靠近CPU引脚,且下面不要有走线,晶振引线包地。还有在晶振回路上尽量让一让,不要让他的电流回路多绕。对了,你还打过孔在晶振这;   3、千万不要自动布线,惨不忍睹。    网友B: 那usb反了吧。    网友C: 关键是规则,你能给出个规则让我们大家看看吗?    网友D: 从来没用过自动布线...    网友E: 花50打个板子出来就知道你应该什么改进了。   他的板子确实槽点很多,老工程师一眼也能看出的问题,但是他却完全没有发觉。 除了慢慢累积经验之外,新手工程师有什么办法自己检查么?    新手工程师查板神器   新手工程师不用求助别人,通过第三方一款免费的软件就可以自己检查。也强烈推荐给大家!    它能够直接导入PCB文件,支持解析 Allegro、Altium、Protel、PADS、ODB、Gerber等格式。   导入文件后,就 可以一键分析PCB存在的问题 ,显示红色的是有潜在设计隐患的,点击查看即可定位到问题。    可以直接生成检测报告,可以看到详细的隐患说明。   全中文界面,上手基本没有任何难度。如果在使用中有什么不明白的地方,添加他们的在线客服,还可以实时答疑!简直不要太方便!   推荐大家可以访问华秋DFM官网下载试用这个软件,导入最近的自己的PCB进行测试,这样可以在自我学习中成长,能真正起到提高我们的设计经验的作用。
相关资源
  • 所需E币: 3
    时间: 2024-3-24 22:30
    大小: 1.31MB
    上传者: 电子阔少
    功率电感的挑选与Layout注意事项.pdf
  • 所需E币: 0
    时间: 2024-2-27 21:32
    大小: 527.41KB
    上传者: zhusx123
    PCB设计之DFM检查表--PCBlayout工程师必看
  • 所需E币: 1
    时间: 2023-7-14 17:16
    大小: 31KB
    上传者: 张红川
    OrcadLayouttoAllegro.doc
  • 所需E币: 3
    时间: 2023-4-13 20:51
    大小: 46.89MB
    上传者: 移山
    入行IC制作或后端极简入门教程
  • 所需E币: 3
    时间: 2023-4-5 17:39
    大小: 505.97KB
    上传者: 大大银河
    DCDC的Layout说明-converter_pcb_layout_appli-e.pdf
  • 所需E币: 2
    时间: 2023-1-9 16:47
    大小: 3.4MB
    上传者: 张红川
    PADS2005Layout教程220页
  • 所需E币: 2
    时间: 2022-12-16 01:12
    大小: 211.5KB
    上传者: fzyiye
    硬件工程师——电脑主板layout规范
  • 所需E币: 0
    时间: 2022-12-9 16:34
    大小: 688.62KB
    上传者: KA_IX
    LAYOUTREPORT..................................................................................................................1目录...........................................................................................................................................11.PCBLAYOUT术语解释(TERMS).........................................................................................22.TestPoint:ATE测试点供工厂ICT测试治具使用....................................................23.基准点(光学点)-forSMD:...........................................................................................44.标记(LABELING).............................................................................................................55.VIAHOLEPAD.....................................................................................................................56.PCBLayer排列方式..........................................................................................................57.零件佈置注意事项(PLACEMENTNOTES)...........................................................................58.PCBLAYOUT设计................................................................................................................69.TransmissionLine(传输线).....................................................................................810.GeneralGuidelines–跨Plane..................................................................................811.GeneralGuidelines–绕线.......................................................................................912.GeneralGuidelines–DampingResistor.............................................................1013.GeneralGuidelines-RJ45toTransformer.........................................................1014.ClockRoutingGuideline...........................................................................................1215.OSC&CRYSTALGuideline...........................................................................................1216.CPU
  • 所需E币: 0
    时间: 2022-10-25 18:21
    大小: 642.44KB
    上传者: samewell
    台湾硬件工程师15年layout经验资料.zip
  • 所需E币: 3
    时间: 2022-4-14 18:53
    大小: 1.38MB
    上传者: 咸鱼蛋蛋飞
    手机PCBLAYOUT
  • 所需E币: 0
    时间: 2021-9-30 15:48
    大小: 8.36MB
    上传者: Argent
    从二极管到三极管,从单片机到多核MCU,3G网络到5G产品的普及,不管电子产品的集成度怎么高,其产品还是少不了电阻电容电感,每个元器件在电路中必然有其作用。单片机是芯片开发的基础,相信从中会获得您意想不到的知识。
  • 所需E币: 0
    时间: 2021-9-26 14:44
    大小: 244.42KB
    上传者: Argent
    分享一下关于单片机的相关资料文档,感兴趣的网友可以自行下载。单片机是芯片开发的基础,相信从中会获得您意想不到的知识。学习蓝牙技术,掌握无线智能开发,了解蓝牙底层及上层应用开发,协议栈的问题需要不断学习各个层级的关系及编程规范。
  • 所需E币: 1
    时间: 2021-8-2 20:54
    大小: 51.17KB
    上传者: 垂直雨林
    用于在绘制PCB后,进行的一些细节方面的检查,可以消除一定的“会不会有问题”的焦虑。(注:并未涉及高速电路)
  • 所需E币: 0
    时间: 2021-4-24 19:33
    大小: 3.72MB
    上传者: Argent
    随着FPGA技术的不断发展,许多消费类产品都嵌入了FPGA程序,ZYNQ架构属于主流,搜集的部分有关FPGA学习资料,希望对您有所帮助,欢迎下载。
  • 所需E币: 1
    时间: 2021-4-25 23:58
    大小: 21.44MB
    上传者: Argent
    电子产品日新月异,不管是硬件工程师还是软件工程师,基本的模电、数电知识也是必备的条件,从二极管到三极管,从单片机到多核MCU,3G网络到5G产品的普及,不管电子产品的集成度怎么高,其产品还是少不了电阻电容电感,每个元器件在电路中必然有其作用,有兴趣了解的网友,下载学习学习吧。
  • 所需E币: 0
    时间: 2021-4-13 17:49
    大小: 3.12MB
    上传者: Argent
    Mentor在电子电路设计,PCB设计制作在业内有很大的影响力,本专题是Mentor在电路原理图与PCB设计的参考资料,仅供参考。
  • 所需E币: 0
    时间: 2021-4-8 10:30
    大小: 19.8MB
    上传者: Argent
    电子产品日新月异,不管是硬件工程师还是软件工程师,基本的模电、数电、微机原理、信号处理等知识是必备的条件,从二极管到三极管,从单片机到多核MCU,3G网络到5G产品的普及,不管电子产品的集成度怎么高,其产品还是少不了电阻电容电感,每个元器件在电路中必然有其作用,有兴趣了解的网友,下载学习学习吧。
  • 所需E币: 0
    时间: 2021-3-25 18:01
    大小: 1.59MB
    上传者: Argent
    全志方案在消费类电子占有很大的市场,随着产品的不断升级优化,全志方案不仅仅在安卓平板,视频监控、广告应用等领域崭露头角,本人收集些有关全志方案的开发资料,希望对正在使用全志方案的网友有所帮助。
  • 所需E币: 2
    时间: 2021-3-25 18:28
    大小: 756.82KB
    上传者: stanleylo2001
    PCBLayout:如何成功设置布局与放置元件开关电源PCBLayout流程和注意事项_信息与通信_工程科技_专业资料。从原理图到PCB的设计流程软件参数设置板上元器件布局布线注意事项走线自动检查.
  • 所需E币: 0
    时间: 2021-3-25 23:26
    大小: 636.91KB
    上传者: Argent
    全志方案在消费类电子占有很大的市场,随着产品的不断升级优化,全志方案不仅仅在安卓平板,视频监控、广告应用等领域崭露头角,本人收集些有关全志方案的开发资料,希望对正在使用全志方案的网友有所帮助。