标签: 基于xilinx

创芯Xilinx Microblaze 学习系列第一集 Xilinx ISE Design Suite 13.2 The MicroBlaze™ embedded processor soft core is a reduced instruction set computer (RISC) optimized for implementation in Xilinx® Field Programmable Gate Arrays (FPGAs). Figure 2-1 shows a functional block diagram of the MicroBlaze core. 对于Microblaze的介绍可以参考相关文档。 在我的电脑中点击开始-所有程序-Xilinx ISE Design Suite 13.2-EDK-Xilinx Platform Studio 完成后 进行综合 将综合厚后的结果导入到SDK 选择Export Lauch SDK   切换路径   新建BSP工程 新建C工程 加入预先编写的C代码 gc 工程完成 效果 晚点贴上来~~~ 以上内容摘自《基于XILINX FPGA 嵌入式系统设计与开发》

基于XILINX FPGA 的嵌入式系统设计与开发   创芯FPGA系列 书+板，强势结合，内容极其丰富、价格极其低廉，开发设计模块化，省时省力，事半功倍~敬请期待    

  2.2.2 Modelsim的使用 对于FPGA设计人员来说，调用脚本进行批出来，比直接使用GUI更方便，后续的例程我们都将采用脚本进行仿真，因此，在本书中，将Modelsim中常用的脚本进行详细介绍。 在使用之前，我们需要将Xilinx ISE库文件加载至Modelsim中，在库编译结束后，在 C:\Xilinx\13.2\ISE_DS\ISE\bin\nt 找到modelsim.ini文件，将库路径复制到Modelsim目录下modelsim.ini(去掉只读属性)，保存即可。         常用命令介绍 ;编译本地库//注释符号; vlib work ;编译verilog vlog +acc"../src/rxa.v" ;编译IPCORE vlog +acc"../core/abc.v" ;编译顶层文件 vlog +acc"../sim/tb_tb.v" ;编译本地库 ;这部分是XILINX 调用方法，对于Altera需要更改 vlog +acc"C:/Xilinx/12.3/ISE_DS/ISE/verilog/src/glbl.v" ;加载激励以及仿真库 vsim -novopt -t 1ps -L xilinxcorelib_ver -L unisims_ver -L unimacro_ver -L secureio -lib work rxta_tb glbl ;加载波形, *符号表示所有的信号，类似于通配符 add wave /* ;运行加上时间与单位 run 100us     2.2.3 Modelsim实例 下面以加法器来进行说明，测试顶层文件为add.v，激励文件为tb_add.v。 add.v文件包含下述代码 `timescale 1ns / 1ps module add(            clk,            rst,            din1,            din2,            dout            );     input        clk ;     input        rst ;     input    din1;     input    din2;     output   dout;          reg   dout;      always @(posedge clk)     begin         if(rst)             dout = 4'd0;         else             dout = din1 + din2;     end endmodule tb_add.v文件包含下述代码 代码见附件 详细操作步骤如下。 步骤1：打开Modelsim，在命令窗口输入路径切换命令， cd {D:\Book_Examples\Lab2_1\sim} ,此路径为工程目录sim的路径。     步骤2：运行.do文件，即批处理脚本文件。在批处理中，如果HDL语言出现语法等错误，编译器会报错，如下图所示，根据提示修改后，再次运行。  

嵌入式设计篇 第一章 嵌入式软核MicroBlaze------------------------------------------------------------------------------ 7.1 可编程片上系统 7.1.1 硬核处理器 7.1.2 软核处理器 7.1.3 可编程片上系统优缺点 7.2 MicroBlaze介绍 7.2.1 MicroBlaze系统构架 7.2.2 基于MicroBlaze系统开发流程 7.2.3 实例-Hello,World! 7.3 软核接口 7.3.1 LMB 7.3.2 AXI 7.3.3 PLB 7.3.4 FSL 7.4 总结   第二章 EDK开发环境------------------------------------------------------------------------------ 8.1 EDK介绍 8.1.1 EDK安装 8.1.2 EDK库编译 8.1.3 实例—流水灯 8.2 XPS 8.2.1 XPS界面介绍 8.2.2 硬件工程建立向导 8.2.3 实例—创芯SOC工程测试 8.3 SDK 8.3.1 SDK界面介绍 8.3.2 软件工程建立向导 8.3.3 实例—创芯SOC工程测试 8.4 调试工具 8.4.1 XMD工具 8.4.2 ChipScope Pro工具  8.4 编程下载 8.6 创芯SOC开发MicroBlaze开发介绍 8.5 总结   第三章 MicroBlaze Core使用与设计------------------------------------------------------------ 9.1 总线选择 9.1.1 PLB与AXI比较 9.1.2 时序设计关键点 9.1.3 基于PLB MicroBlaze系统开发设计 9.1.4 基于AXI MicroBlaze系统开发设计 9.2 UART 9.2.1 UART Core介绍 9.2.2 UART系统平台搭建 9.2.3 实例—串口通信 9.3 BRAM 9.3.1 BRAM Core介绍 9.3.2 控制端口设计关键 9.3.4 实例—ISE与EDK数据交互 9.4 GPIO 9.4.1 GPIO介绍 9.4.2 端口方向 9.4.3 实例—基于GPIO的LCD驱动 9.5 Timer 9.5.1 Timer Core介绍 9.5.2 外挂属性设计 9.5.3 实例1—基于Timer系统函数运行时间测试 9.5.4 实例2—基于Timer定时器 9.6 中断 9.6.1 中断介绍 9.6.2 中断设置 9.6.3 实例1—单一中断控制 9.6.4 实例2—多中断控制 9.6 ChipScope Pro Core 9.6.1 AXI ChipScope Pro介绍 9.6.2 基于AXI ChipScope Pro工具的系统调试 9.7 总结   第四章 基于MicroBlaze的高速接口----------------------------------------------------------------------- 10.1 基于MicroBlaze DDR3 接口设计 10.1.1 DDR3介绍 10.1.2 Xilinx DDR3 MIG向导 10.1.3 基于DDR3的滑动平均算法的实现 10.2 基于MicroBlaze 千兆以太网设计与实现 10.2.1 千兆以太网 10.2.2 Lwip协议栈 10.2.3 千兆以太网系统设计与实现 10.3 总结     系统设计篇 第十一章 基于时差法超声测风系统的设计------------------------------------------------------------- 11.1 超声测风现状 11.2 超声测风原理 11.2.1 时差法 11.2.2 相位法 11.2.3 频率差法 11.3 系统硬件设计 11.3.1 超声前端的设计 11.3.2 FPGA算法的实现 11.4 总结   第十二章 基于MicroBlaze的DPD算法设计与实现--------------------------------------------------- 12.1 预失真原理 12.2 基于LS算法的DPD 12.3 基于MicroBlaze DPD系统构架 12.4 LS算法的MicroBlaze实现 12.5 算法验证 12.6 总结     附录 创芯SOC开发板详解

逻辑设计篇 第一章 ISE使用详解----------------------------------------------------------------------------------- 4.1 ISE界面详解 4.1.1 File菜单 4.1.2 Project菜单 4.1.3 Tool菜单 4.1.4 实例—创建工程 4.2 约束 4.2.1 管脚约束 4.2.2 时序约束 4.2.3 UCF编写 4.2.4 实例—对LED实例进行约束 4.3 XST综合 4.3.1 XST属性设置 4.3.2 实例 4.4 实现 4.4.1 翻译 4.4.2 映射 4.4.3 布局布线 4.5 ChipScope Pro调试 4.5.1 ChipScope Pro工作原理 4.5.2 ICON属性 4.5.3 ILA属性 4.5.4 VIO属性 4.5.5 ChipScope Pro实例 4.6 PlanAhead工具应用 4.6.1 PlanAhead开发流程 4.6.2 I/O引脚分配 4.6.3 分割设计 4.6.4 PlanAhead实例 4.7 CORE Generator 4.7.1 CORE Generator介绍 4.7.2 CORE Generator实例 4.8 iMPACT配置与编程 4.8.1 生成FPGA配置文件 4.8.2 生成PROM编程文件 4.8.3 下载 4.9 创芯SOC开发FPGA开发介绍 4.10 实战—数码管设计 4.10.1目的—熟悉ISE开发流程 4.10.2实战训练 4.11 总结   第二章 数字信号处理的FPGA实现------------------------------------------------------------------------ 5.1 数的表示 5.1.1 浮点数 5.1.2 定点数 5.1.3 量化误差 5.2 基本运算 5.2.1 加法 5.2.2 乘法 5.2.3 除法 5.2.4 求模运算 5.2.5 log运算 5.2.6 实例 5.3 平均算法 5.3.1 常规平均算法 5.3.2 滑动平均算法 5.3.3 优化平均算法 5.2.7 实例 5.4 FIR滤波器 5.4.1 FIR滤波器原理 5.4.2 FIR MATLAB设计 5.4.3 FIR core设计 5.5 直接数字频率合成 5.5.1 原理 5.5.2 基于LUT的DDS 5.5.3 截位误差 5.6 变频 5.6.1 频谱搬移 5.6.2 上变频 5.6.3 下变频 5.6.4 无乘法器变频 5.6.5 实例 5.7 Cordic算法 5.7.1 Cordic原理 5.7.2 Cordic硬件设计 5.7.3 基于Cordic的DDS实现 5.8 总结   第三章 常用接口的FPGA实现------------------------------------------------------------------------------ 6.1 接口设计规范 6.1.1 怎么设计接口 6.1.2 阅读接口资料 6.1.3 接口的HDL实现 6.1.4 接口的测试验证 6.2 ADC 6.2.1 器件介绍 6.2.2 ADC硬件设计 6.2.3 实现与验证 6.3 DAC 6.3.1 器件介绍 6.3.2 DAC硬件设计 6.3.3 实现与验证 6.4 UART  6.4.1 UART协议 6.4.2 UART硬件电路 6.4.3 UART发射模块 6.4.4 UART接收模块 6.4.5 实现与验证 6.5 SPI  6.5.1 SPI协议 6.5.2基于SPI的ADC接口 6.5.3 实现与验证 6.6 I2C 6.6.1 I2C协议 6.6.2 基于I2C的温度传感器 6.6.3 实现与验证 6.7 VGA接口 6.7.1 VGA介绍 6.7.2 VGA硬件电路 6.7.3 VGA系统HDL的设计 6.7.4 实现与验证 6.8 LCD液晶显示 6.8.1 LCD液晶接收 6.8.2 LCD1602硬件电路 6.8.3 实现与设计 6.9 IIS音频接口 6.9.1 IIS音频总线介绍 6.9.2 音频采集接口设计 6.9.3 实现与验证 6.10 总结