tag 标签: 高速

相关博文
  • 热度 6
    2018-6-29 14:27
    1494 次阅读|
    0 个评论
    前面文章说过,在高速链路中导致接收端眼图闭合的原因,很大部分并不是由于高频的损耗太大了,而是由于高低频的损耗差异过大,导致码间干扰严重,因此不能张开眼睛。针对这种情况,前面有讲过可以通过 CTLE 和 FFE (包括DFE)均衡进行解决,原理无非就是衰减低频幅度或者抬高高频幅度,从而达到在接收端高低频均衡的效果。同时我们在前文还埋了个伏笔: 隔了一段时间,不知道大家还记得我们这个约定吗?不管你们记不记得,本人肯定没有忘记哈。现在就把这个关子拿出来讲讲,也就是今天要说的编码方式。说到针对于NRZ数据的编码方式,本人听过的有4B/5B,8B/10B,64B/66B,64/67B,128B/130B,128B/132B编码(可能各位还有其他吧),不同的编码方式针对于不同的信号协议,当然效率也是不一样的。 什么叫效率?在数据包传送的术语叫开销,意思就是除了实际需要的数据之外的一些数据bit,例如冗余校验等。那大家看上面的编码的数值比就知道了,例如8B/10B,要把8bit的实际数据扩展为10B,那开销就是20%,效率就只有80%了,更通俗来说就是增加了20%的非实际数据的传输 。所以一个好的编码方式,除了看它本身的算法优化情况外,还要注重效率高不高。 本人将用两期的篇章主要介绍下8B/10B和64/66B编码方式,其他的主要都是由他们扩展开来的。那介绍完前面总体的情况后,进入本期的主题,8B/10B编码。 首先,为什么要编码?原来的码型有什么不好的地方吗?其中最主要的原因用下面这个图来进行解释: 大家看明白了吧,由于我们的串行链路中会有交流耦合电容,我们知道理想电容的阻抗公式是Zc=1/2πf*C,因此信号频率越高,阻抗越低,反之频率越低,阻抗越高。因此上面的情况,当码型是高频的时候,基本上可以不损耗的传输过去,但是当码型为连续“0”或者“1”的情况时,电容的损耗就很大,导致幅度不断降低,带来的严重后果是无法识别到底是“1”还是“0”。因此编码就是为了尽量把低频的码型优化成较高频的码型,从而保证低损耗的传输过去。 上面解释了原因,下面就介绍下这种8B/10B的编码方式的算法。 如上图,关于8B/10B编码算法有下面几点需要理解: 1, 低5位(ABCDE)中间加一位,进行5B/6B编码,高三位(FGH)中间加一位,进行3B/4B编码; 2, 编码后的bit仅会出现这三种情况:5个“0”与5个“1”、4个“0”与6个“1”、6个“0”与4个“1”; 3, 有两个术语要知道:不均等性(disparity)和极性偏差(running disparity,RD)。 不均等性是指编码后的码型数据是“1”多还是“0”多,如果是“1”多,则极性偏差RD为-RD,如果是“0”多则为+RD。那定义+-RD有什么意义呢?+-RD代表着同一个码型的两种编码方式。我们本身就是编码的目标就是为了缓解长“0”或长“1”的影响,因此在编码后如果“1”多的话,我们下一次的编码就要把这种码型做一个修正,因此从-RD码型变成+RD码型。如果是“0”和“1”一样多,极性则不用变,如下图: 4, 我们怎么知道编码后映射成什么码型呢?因此会有一个专门的编码表,我们只需要在上面找到我们的原始码型,然后就一目了然了。编码表如下所示(部分截图): 说了那么多,还不如举个例子更直观。 我们以上面的D3.0码型进行仿真验证: 原始的码型如下: 仿真得到8B/10B编码后的码型如下: 对照上面的编码表,结果完全相同,从RD-的模型出发,编码后RD-的码型“1”比较多,因此极性变成RD+的编码码型,接着RD+的编码码型“0”比较多,极性又变回RD-,因此码型就是RD-和RD+之间循环下去。 通过上面的介绍,大家对8B/10B编码有一个初步的认识了吧,上面对编码的原因也提了下,问题就是大家能再总结叙述下为什么要进行编码吗?
  • 热度 5
    2015-8-26 14:10
    270 次阅读|
    0 个评论
    为确保产品质量,减少使用过程中因电路异常问题造成的损坏,生产商在产品设计研发阶段就会考虑到产品的电路防护。会有专业的 FAE 工程师根据产品的防护等级设计适合的防护方案,在多次电路保护器件样品测试通过之后,才会大批量生产。就高速接口的静电防护,行业内已经有不少防护方案和静电保护器件的推荐。在电路保护的领域中,没有最好,只有更好,硕凯电子新推出的 ESD 放电二极管 ESD05V56T-4LC 就能够有效优化高速接口的静电防护。 工作、生活节奏的加快,用户对各类传输速率提出了要求,不满足于低速的传输速率,因此整个市场、生产商都开始想方设法的提高传输速率,而各类高速接口也应运而生。用于高速接口的 ESD 保护电路必须足够稳健,要能够有效地保护内部电路的薄栅极氧化层避免 ESD 应力的损坏;必须最大限度地减小可引起电路性能高速退化的 ESD 保护器件寄生效应。硕凯电子能提供优于 IEC 标准在该领域的要求和确保产品可靠性的静电放电保护。 ESD 放电二极管 ESD05V56T-4LC 能够提供强大的静电放电保护同时确保系统性能 ,  使信号衰减最小化,减少了设计人员对精确走线的阻抗模拟器的依赖。下面就跟小硕一起来了解这款低电容值用于优化高速接口静电防护的静电元件 ESD05V56T-4LC 的具体参数与特性:   ESD05V56T-4LC 的参数: 封装: SOT-563  电压: 5V 钳位电压: 9.8V 容值: 1.5pF  功率: 100W ESD05V56T-4LC 的特性: 1 、依据 (tp=8/20 μ s) 线路,峰值脉冲功率为 100W 2 、保护两个 I/O 线及电源线 3 、适合高速接口的低电容(< 1.5pF ) 4 、工作电压: 5V 5 、超小型封装要求小于 2.9mm2 的 PCB 面积 6 、 IEC61000-4-2(ESD) ± 15kV( 空气 ), ± 8kV( 接触 ) 7 、 IEC61000-4-4(EFT)40A(5/50 η s)    深圳市硕凯电子有限公司(http://www.socay.com)专业生产全系列GDT陶瓷气体放电管(Gas Tube)和瞬态抑制二极管(TVS Diode)、压敏电阻、PTC自恢复保险丝、ESD放电二极管等保护组件的高新技术企业,目前已经为市场中多个行业多个产品提供过电路保护,减少了因雷 击浪涌/过电压/过电流以及静电放电所带来的经济损失。硕凯电子还可以为有需要的客户进行防护方案的设计和整改,如有需要可与本公司销售代表联系,联系热 线:136-0259-3642。
  • 热度 4
    2015-8-17 14:52
    292 次阅读|
    0 个评论
    接口电路中最简易的防静电措施是:在线路中串连一个低阻值的电阻或者直接并联一个 ESD放电二极管 来限制ESD的电流,或者在信号线与地线之间接如一个小电容,来释放ESD电流。不过这些措施会对信号产生衰减和延迟,不利于信号传输。 对于高速的高速USB 2.0 、10/100/1000以太网端口、高清多媒体接口(HDMI)、数字视频接口(DVI)、显示器和平板显示器、视频图形卡,因为引脚较少,通常接入ESD放电二极管ESD05V56T-2L来进行钳位型的静电防护,能够迅速地将ESD故障电流释放到接地端,而且其漏电流和结电容都很低,响应时间也很短(1ns左右),是高速数据通路中理想的选择,在电脑主板及各种USB设备中获得广泛应用。 ESD保护器往往不被人们所注意,        但却是电脑的保护神。它们在电脑中是否起过作用、起过几次作用,我们都无法知道。但是,如果没有它们的暗中保护,电脑就会经常给我们带来麻烦。 以下是应用在高速USB2.0 接口静电防护ESD静电放电二极管ESD05V56T-2L的具体参数与特性:   ESD05V56T-2L的参数: 封装:SOT-563  电压:5V 钳位电压:9.8V 容值:3pF  功率:100W,更多esd放电二极管的参数特性、规格尺寸以及规格书下载可直接访问硕凯电子官网:http://www.socay.com ESD05V56T-2L的特性: 1、依据(tp=8/20μs)线路,峰值脉冲功率为100W 2、保护两个I/O线及电源线 3、适合高速接口的低电容 4、工作电压:5V 5、超小型封装要求小于2.9mm2的PCB面积 6、IEEE 1394高速火线端口 6、IEC61000-4-2(ESD)±15kV(空气),±8kV(接触) 7、IEC61000-4-4(EFT)40A(5/50ηs)   
  • 热度 5
    2015-7-20 14:21
    311 次阅读|
    0 个评论
    低电容值是高速接口静电防护器件的选型标准之一,高速 USB2.0 接口由于信号传输速率够快,应用也是极为频繁,因此用于高速数据线的敏感芯片组免受任何外部静电放电破坏的 ESD 放电二极管选型也就尤为重要。 ESD 放电二极管 能够提供强大的静电放电保护同时确保系统性能 ,  使信号衰减最小化,减少了设计人员对精确走线的阻抗模拟器的依赖。制造商能提供优于 IEC 标准在该领域的要求和确保产品可靠性的静电放电保护。下面就跟小硕一起从 ESD05V26T-2L 的参数特性看高速 USB2.0 接口静电防护器件选型   ESD05V26T-2L 的参数: 封装: SOT-26  电压: 5V 钳位电压: 13V 容值: 1.2pF  功率: 300W ,更多 ESD 静电二极管产品规格参数、规格书可直接访问硕凯电子官网。 ESD05V26T-2L 的特性: 1 、依据 (tp=8/20 μ s) 线路,峰值脉冲功率为 300W 2 、保护两个 I/O 线及电源线 3 、适合高速接口的低电容( 1.2pF 典型值) 4 、工作电压: 5V 5 、超小型封装要求小于 2.9mm2 的 PCB 面积 6 、 IEC61000-4-2(ESD) ± 15kV( 空气 ), ± 8kV( 接触 ) 7 、 IEC61000-4-4(EFT)40A(5/50 η s)  ESD05V26T-2L 除了应用于 高速 USB 2.0 接口的静电防护外,还广泛应用于 10/100/1000 以太网端口、高清多媒体接口( HDMI )、数字视频接口( DVI )、显示器和平板显示器、视频图形卡、 IEEE 394 高速火线端口。  
  • 热度 20
    2011-8-24 10:25
    9002 次阅读|
    14 个评论
    一、 2015 年中国的 GDP 将 超过美国?     2008年,正当世界发生一场50多年来最严重的一次经济危机,全世界出现哀鸿一片的时候,中国的经济却是一枝独秀,一直保持高速增长的势头。从中国政府公布的GDP数据显示,中国2010年的GDP达到了58786亿美元,超过日本(54742亿美元),已经成为世界第二大经济体。   这是一件值得全国人民庆贺的大事,在20国集团首脑会议上中国领导人终于可以扬眉吐气了。接下来,中国只需一鼓作气,用不了5年的时间,中国的GDP就可以超过美国。下面是网上疯传中国GDP赶超美国GDP众多时间表中的一个:   年 份 中国GDP 美元:人民币 折合美元 美国GDP 2002 10.3万亿人民币 1: 8.3 1.24万亿美元 10.38万亿美元 2003 11.6万亿人民币 1: 8.3 1.40万亿美元 10.86万亿美元 2004 13.6万亿人民币 1: 8.3 1.64万亿美元 11.67万亿美元 2005 18.3万亿人民币 1: 8.3 2.28万亿美元 12.5万亿美元 2006 21.3万亿人民币 1: 7.8 2.73万亿美元 13.1万亿美元 2007 24.5万亿人民币 1: 7.3 3.36万亿美元 13.7万亿美元 2008 28.1万亿人民币 1: 6.8 4.13万亿 14.4万亿美元 2009 32.3万亿人民币 1: 6.3 5.13万亿 15.2万亿美元 2010 37.1万亿人民币 1:5.8 6.40万亿 16.1万亿美元 2011 42.6万亿人民币 1:5.3 8.03万亿 17.0万亿美元 2012 48.9万亿人民币 1:4.8 10.19万亿 17.9万亿美元 2013 56.2万亿人民币 1:4.3 13.07万亿 18.8万亿美元 2014 64.5万亿人民币 1:3.8 16.97万亿 19.5万亿美元 2015 74.1万亿人民币 1:3.5 21.17万亿 20.5万亿美元     上面这个时间表是某经济权威人士于2007年,根据中国政府公布的相关数据资料进行预测的结果,表中2008~2010年的数据与实际情况稍有一点偏差,但差别并不是很大。这里我们顺便把2008~2010年,中国GDP与美国GDP对比的数据罗列如下: 2008年,中国GDP:43025.812611亿美元,美国GDP:143690.8亿美元; 2009年,中国GDP:49963.812656亿美元,美国GDP:141190.5亿美元; 2010年,中国GDP:58786.067669亿美元,美国GDP:146578.0亿美元。   根据上面数据分析,无人不敢相信,现在中国已经成为当今世界经济发展的龙头。不过,上面这些数据你真的相信吗?   现在,中国的经济发展已经开始走进一个虚拟经济发展的时代,中国的GDP如鱼得水,正在这个虚拟的世界里好不得意,尽情畅游。在这个虚拟的世界里,金融与财富已经完全脱离;在这个虚拟的世界里,除了股票、有价证劵可以自由买卖之外,连愿望、想法、预言,甚至月亮上面的石头,都可以当成无形资产来进行买卖,并且还可以卖个好价钱。这说明,这种金融与财富、价格与价值完全脱离的经济,正逐步从人们的正常生活中腾云而去,相去越来越远。   在虚拟的经济世界里,由于价格与价值不相关,银行就可以根据官方的意志乱发钞票。例如,在2008年6月到2011年5月这段时间里,中国银行发行的广义的货币已经达到了76 .34万亿元,如果把2000年底发行的 13.25万亿元加在一起,就是89.59万亿元,不过,其中有14万亿元是储备金,储备金一般是不进行流通的。   这表示,在十年多一点的时间里,中国代表社会购买力的广义货币总量增长了6倍多。如果货币存量完全与物质相对应,在物价不变的条件下,则表示中国在十年多一点的时间里,物质财富又增长了89.59万亿元,平均每年增长8万亿元,相当于GDP年平均增长率为40%。如此之快的GDP年增长率,但作为中国普通公民的一员,你感觉到你的财富已经在增加了吗?你的生活素质提高了吗?   由此可知,什么“鸡的屁”,她早已不再与人的正常生活息息相关,如果某人要是真的相信了她,恐怕哪一天,别人真的把你卖了,连你自己都不清楚是什么回事,因为,在一个虚拟的世界里,什么东西都可以买卖,很多虚无缥缈的东西都可以纳入“鸡的屁”中作为官员升迁的资本,而对普通老百姓来说,则毫无价值。   在网上我们还看到一篇著名经济学家摩根大通中国董事总经理龚方雄先生,在金蝶国际软件集团有限公司于10月23日,在北京主办的“2010中国企业管理高峰论坛”上发言的文章:未来10年内中国经济总量将超美国。   在这里,我们首先还是要恭喜他。我相信,只要中国政府下定决心要办的事情,在中国一定能够办成,因为国人有改变温度计的习惯,如果我不能改变温度,我就改变温度计,这也是一种好方法,比如,滥发钞票就是一种刺激GDP高速增长的有效方法,但滥发钞票会引起通货膨胀,降低国民的生活水平,需要老百姓勒紧裤带过日子。或者用张维迎先生的话来说,通货膨胀是一种强盗逻辑【@1】,但为了达到目的,强盗逻辑为什么就不能用,并且国人在60多年的时间里,已经经历过3次特大通货膨胀【@2】,好像都无所谓,难道再多忍受一两次大的通货膨胀,就不行了吗?我相信,中国的政府官员也会不断的测试国民可以忍受的心理底线。     【@1】世纪大讲堂,张维迎:市场的逻辑与转型期的中国经济; 【@2】根据数据统计,中国在1950~1990之间均出现通货膨胀,其中较严重的通货膨胀有3次,年份分别为:1950年(12.2%)、1961年(16.2%)、1988年(18.5%)。     ************************************************************************************ 未完,待读:   中国经济高速增长之谜(一): 一、2015年中国的GDP将超过美国? 中国经济高速增长之谜(二): 二、中国经济高速增长之谜 中国经济高速增长之谜(三): 三、一个只输不赢的游戏 中国经济高速增长之谜(四): 四、中国会不会出现经济危机? 中国经济高速增长之谜(五): 五、篇外(哲学篇)     陶显芳 2011-8-22    
相关资源
  • 所需E币: 5
    时间: 2021-2-5 17:05
    大小: 9.97MB
    上传者: eeNick
    《高速数字系统设计:互连理论和设计实践手册》图书简介高速数字系统设计:互连理论和设计实践,机械工业出版社出版,英文原版书名:High-SpeedDigitalSystemDesign:AHandbookofInterconnectTheoryandDesignPractices,作者:StephenH.Hall,GarrettW.Hall,JamesA.McCall。这本书详细讲解现代高速数字系统设计的理论与实现方法,部析数字总线上的高频效应,介绍了多种成熟技术和应用实例,将通俗易懂的原理解释与大量实用问题解决方案相结合,为当前的数字系统设计技术提供实践指导。主要内容包括基本传播输线理论、串扰和非理想传输线、封装、过孔、连接器、非理想电流回路、同步开关噪声、数字时序分析、辐射、高速测量技术等。高速数字系统设计:互连理论和设计实践手册图书目录第1章互连设计的重要性1.1基础1.2过去和未来第2章理想传输线基本原理2.1PCB或MCM上的传输线结构2.2波的传播2.3传输线参数2.4发送初始波和传输线反射2.5补充示例第3章串扰3.1互感和互容3.2电感矩阵和电容矩阵3.3场仿真器3.4串扰感应噪声3.5用等效电路模型仿真串扰3.6串扰感应延迟时间和信号完整性变化3.7串扰引起的阻抗变化3.8奇、偶模传输线对的匹配3.9串扰最小化设计3.10补充示例第4章非理想互连问题4.1传输线损耗4.2介电常数的变化4.3走线弯曲4.4符号间干扰4.590°转角效应4.6拓扑效应第5章连接器、封装和过孔5.1过孔5.2连接器5.3芯片封装第6章非理想回路、同步开关噪声和功率传输6.1非理想电流回路6.2本地功率传输网络6.3SSO/SSN第7章缓冲器建模7.1模型分类7.2基本的CMOS输出缓冲器7.3在饱和区中工作的输出缓冲器7.4小结第8章数字时序分析8.1公用时钟时序8.2源同步时序8.3其他总线信号传输技术第9章设计方法学9.1时序9.2时序度量、信号质量度量和测试负载9.3设计优化9.4灵敏度分析9.5设计指南9.6参数提取9.7在设计系统时应遵循的通用经验方法第10章辐射规范和系统噪声最小化10.1FCC辐射规范10.2辐射的物理原理10.3去耦与扼流10.4补充的PCB设计准则、封装须知与引脚布局10.5机箱设计10.6时钟频谱扩展第11章高速测量技术11.1数字示波器11.2时域反射计11.3TDR的精度11.8矢量网络分析仪附录A阻抗公式的其他特性附录BGTL电流模式分析附录C数字信号的频域分量附录D有用的S参数变换附录E分贝的定义附录FFCC辐射限制参考书目索引
  • 所需E币: 5
    时间: 2021-1-26 14:06
    大小: 53.88MB
    上传者: eeNick
    《高速系统设计:抖动、噪声与信号完整性》,电子工业出版社出版,外文书名:Jitter,NoiseandSignalIntegrityatHigh-Speed,作者:李鹏(MikePengLi)(作者),李玉山(译者),潘健(译者),初秀琴(译者),等(译者)。本书着重介绍了最新的抖动、噪声、误码(JNB)和信号完整性问题的解决方案,内容涉及理论、分析、方法和应用。本书讨论了链路部件和整个系统中的误码及信号完整性难题;论述了与误码及信号完整性有关的术语、定义、基本概念和产生根源;给出了最新的理论、分析、方法和实际对象,引导读者从最基本的数学、统计学、电路与系统模型出发,直到掌握最终的应用技术。本书的重点在于研究时钟及串行数据通信中的应用问题,涵盖误及信号完整性的仿真、建模、诊断、调试及一致性测试等。《高速系统设计:抖动、噪声与信号完整性》图书目录第1章绪论1.1抖动、噪声和通信系统基础1.1.1什么是抖动、噪声和信号完整性1.1.2抖动和噪声如何影响通信系统的性能1.2时序抖动、幅度噪声和信号完整性的根源1.2.1固有噪声和抖动1.2.2噪声转化为时序抖动1.2.3非固有噪声和抖动1.3抖动、噪声的统计信号描述1.3.1峰峰值和均方根RMS描述1.3.2抖动或噪声的概率密度函数及分量描述1.4抖动、噪声和BER的系统描述1.4.1参考基准选取的重要性1.4.2串行数据通信中的抖动传递函数1.5抖动、噪声、误码率和信号完整性研究述评1.6全书概要参考文献第2章抖动、噪声及信号完整性的统计信号与线性理论A部分:概率、统计量和随机信号2.1随机变量及其概率分布2.1.1随机变量和概率2.1.2概率分布函数2.2统计估计2.2.1数学期望或均值2.2.2方差2.2.3矩2.2.4切比雪夫不等式2.2.5相关性2.3采样与估计2.3.1采样估计与收敛2.3.2中心极限定理2.4随机过程与谱分析2.4.1随机过程的PDF和CDF2.4.2随机过程的统计估计量2.4.3几种随机过程形式2.4.4信号功率和功率谱密度(PSD)B部分:线性系统理论2.5线性时不变系统2.5.1时域分析2.5.2频域分析2.5.3LTI系统的性质2.6LTI系统的统计估计量2.6.1均值2.6.2自相关函数2.6.3均方值2.7LTI系统的功率谱密度2.7.1输出的功率谱密度2.7.2输出自相关函数2.8小结参考文献第3章抖动及噪声的根源、机理与数学模型3.1确定性抖动(DJ)3.1.1数据相关性抖动(DDJ)3.1.2周期性抖动(PJ)3.1.3有界不相关抖动BUJ3.2随机抖动3.2.1高斯抖动3.2.2高阶f—α抖动3.3总抖动PDF与功率谱密度3.3.1总抖动的PDF3.3.2总抖动的功率谱密度3.4小结参考文献第4章抖动、噪声、误码率及相互关系4.1眼图和BER要点4.2总抖动PDF与各分量PDF的关系4.2.1总抖动的PDF4.2.2抖动PDF的卷积4.2.3眼图结构对应的抖动PDF4.3总噪声PDF与各分量PDF的关系4.3.1总幅度噪声的PDF4.3.2噪声PDF的卷积4.3.3眼图结构对应的噪声PDF4.4时序抖动和幅度噪声的联合PDF4.4.1通用二维PDF4.4.2二维高斯分布4.5BER与抖动/噪声的关系4.5.1时序抖动和BER4.5.2幅度噪声和BER4.5.3抖动和噪声共同作用下的BER4.6小结参考文献第5章统计域抖动及噪声的分离与分析5.1抖动分离的原因和目的5.1.1实际抖动分析及测试中的直接观测量5.1.2表征、诊断和调试中的需求5.1.3统计域中抖动分离方法概述5.2基于PDF的抖动分离5.2.1针对PDF的尾部拟合法5.2.2通过反卷积确定DJ的PDF5.3基于BERCDF的抖动分离5.3.1针对BERCDF的尾部拟合法5.3.2“变换的”BERCDF的尾部拟合法5.3.3从BERCDF或Q因子中估计DJPDF5.3.4从BERCDF中估计总抖动TJ5.4直接型双狄拉克抖动分离法5.4.1总抖动PDF5.4.2总BERCDF5.4.3直接型“双δ”DJ模型的精度5.5小结参考文献第6章时域、频域抖动及噪声分离与分析6.1抖动的时域及频域表征6.1.1抖动的时域表示6.1.2抖动的频域表示6.2DDJ分离6.2.1基于抖动时间函数的分离法6.2.2基于傅里叶频谱或PSD的分离法6.2.3从DDJ中分离DCD和ISI6.3PJ,RJ及BUJ分离6.3.1基于傅里叶频谱6.3.2基于PSD6.3.3基于时域方差函数6.4脉宽拉缩6.4.1PWS的定义6.4.2PWS的平均和DDJ6.4.3PWS估计6.5时域、频域抖动分离法对比6.6小结参考文献第7章时钟抖动7.1时钟抖动7.1.1时钟抖动的定义7.1.2时钟抖动的影响7.2几种抖动的定义和数学模型7.2.1相位抖动7.2.2周期抖动7.2.3周期间抖动7.2.4相互关系7.3时钟抖动与相位噪声7.3.1相位噪声7.3.2相位抖动到相位噪声的转换7.3.3相位噪声到相位抖动的转换7.4小结参考文献第8章锁相环抖动及传递函数分析8.1锁相环简介8.2PLL时域及频域行为8.2.1时域建模与分析8.2.2频域建模与分析8.3PLL功能及参数分析8.3.1功能分析8.3.2参数分析8.4PLL抖动及噪声分析8.4.1相位抖动功率谱密度(PSD)8.4.2方差及PSD8.5二阶PLL分析8.5.1系统传递函数8.5.2特性参数8.5.3抖动及传递函数分析8.6三阶PLL分析8.6.1系统传递函数8.6.2特性参数8.6.3抖动和传递函数分析8.7与PLL传统分析方法的对比8.8小结参考文献第9章高速链路抖动及信号完整性机理9.1链路系统的体系结构与部件9.2发送器9.2.1发送器子系统体系结构9.2.2性能的决定性因素9.3接收器9.3.1接收器子系统体系结构9.3.2接收器性能的决定性因素9.4信道或媒质9.4.1信道材料和特性9.4.2信道中的其他损耗9.5参考时钟9.6总链路抖动预算9.7小结参考文献第10章高速链路抖动及信令完整性的建模与分析10.1线性时不变近似10.2发送器建模与分析10.2.1发送器数据位流10.2.2发送器均衡10.2.3发送器抖动相位调制10.2.4发送器噪声幅度调制10.2.5发送器损耗10.2.6发送器驱动器10.3信道建模与分析10.3.1信道线性时不变LTI建模10.3.2信道传递函数10.3.3通用信道模型10.4接收器建模与分析10.4.1接收器损耗10.4.2接收器时钟恢复10.4.3接收器均衡10.4.4接收器参考电压噪声的幅度调制表示10.4.5接收器驱动电压噪声的幅度调制表示10.4.6接收器驱动器10.5小结参考文献第11章高速链路抖动及信令完整性的测试与分析11.1链路信令及其对测试的影响11.1.1标称链路信令测试的含义11.1.2高级链路信令测试11.2发送器输出测试11.2.1标称串行链路信令的发送器测试11.2.2高级串行链路信令的发送器测试11.3信道及信道输出测试11.3.1基于S参数的信道测试11.3.2带有参考发送器的信道测试11.4接收器测试11.4.1标称链路信令的接收器测试11.4.2高级链路信令的接收器测试11.4.3接收器内部抖动测试11.5参考时钟测试11.6锁相环测试11.6.1无激励的测试方法11.6.2基于激励的测试方法11.7环回测试11.8小结参考文献第12章总结与展望12.1总结12.2展望
  • 所需E币: 1
    时间: 2020-12-29 20:19
    大小: 9.69MB
    上传者: Argent
    电子产品日新月异,不管是硬件工程师还是软件工程师,基本的模电、数电知识也是必备的条件,从二极管到三极管,从单片机到多核MCU,3G网络到5G产品的普及,不管电子产品的集成度怎么高,其产品还是少不了电阻电容电感,每个元器件在电路中必然有其作用,有兴趣了解的网友,下载学习学习吧。
  • 所需E币: 0
    时间: 2020-12-25 15:03
    大小: 1.2MB
    上传者: czd886
    基于并行ARM的弹载多通道高速测试系统
  • 所需E币: 0
    时间: 2020-12-25 16:40
    大小: 1.24MB
    上传者: czd886
    FPGA和DSP间基于SRIO的高速通信系统设计
  • 所需E币: 0
    时间: 2020-12-25 16:48
    大小: 1.54MB
    上传者: czd886
    高速并行成型滤波器的FPGA实现方法
  • 所需E币: 0
    时间: 2020-12-25 16:52
    大小: 3.15MB
    上传者: czd886
    基于FPGA的激光自混合干涉信号高速数据处理系统设计
  • 所需E币: 0
    时间: 2020-12-25 16:55
    大小: 2.54MB
    上传者: czd886
    基于ARM与FPGA高速数据通信接口设计
  • 所需E币: 0
    时间: 2020-12-25 17:02
    大小: 2.02MB
    上传者: czd886
    基于FPGA的AFDX网络高速数据采集器设计
  • 所需E币: 0
    时间: 2020-12-25 17:03
    大小: 1.31MB
    上传者: czd886
    基于FPGA的DDR3高速图像缓存策略
  • 所需E币: 0
    时间: 2020-12-25 17:04
    大小: 2.58MB
    上传者: czd886
    基于FPGA的DSC高速译码器设计及实现
  • 所需E币: 0
    时间: 2020-12-25 17:08
    大小: 2.01MB
    上传者: czd886
    基于FPGA的PLC高速计数模块设计
  • 所需E币: 0
    时间: 2020-12-25 19:17
    大小: 1.44MB
    上传者: czd886
    基于FPGA的高速Fast-SSC译码器测试系统
  • 所需E币: 0
    时间: 2020-12-25 19:19
    大小: 1.53MB
    上传者: czd886
    基于FPGA的高速多路LVDS差分总线组传输技术
  • 所需E币: 0
    时间: 2020-12-25 19:19
    大小: 850.53KB
    上传者: czd886
    基于FPGA的高速高精度数据采集系统的设计
  • 所需E币: 0
    时间: 2020-12-25 19:19
    大小: 1.97MB
    上传者: czd886
    基于FPGA的高速光幕同步系统设计与实现
  • 所需E币: 0
    时间: 2020-12-25 19:20
    大小: 1.72MB
    上传者: czd886
    基于FPGA的高速光幕同步系统设计与实现
  • 所需E币: 0
    时间: 2020-12-25 19:21
    大小: 2.56MB
    上传者: czd886
    基于FPGA的高速光纤传输系统物理层研究
  • 所需E币: 0
    时间: 2020-12-25 19:21
    大小: 1.95MB
    上传者: czd886
    基于FPGA的高速模糊控制器设计与实现
  • 所需E币: 1
    时间: 2020-12-25 19:21
    大小: 1.16MB
    上传者: czd886
    基于FPGA的高速视频采集系统的设计
广告