标签: 硬件类

一、星网锐捷 硬件笔试 1、在双向总线设计时，当总线没有输出的时候，应该将总线赋值为（） A逻辑0   B逻辑1   C高阻    D不定态 2、如果一个多接口设计电平需要支持LVCMOS33、LVCMOS25和PCI33_3的电平标准，那么在CPLD造型的时候，应该选择芯片的BANK数应该大于等于（） A2   B1    C3   D4 3、CPLD的复位信号低电平有效，那么复位信号在约束处理合理的是（） A端接上拉约束  B端接下拉约束  C端接总线保持约束，外部下拉    D端接悬浮约束，外部下拉 4、能够实现“线与”功能的门电路是（） A与非门  B或非门   C三态输出门   D集电极开路门 5、 6、 7、组合逻辑电路消除竞争冒险的方法有（） A前级加电阻  B在输出端接入滤波电容  C后级加缓冲电路  D屏蔽输入信号的尖峰干扰 8、 9、 10、设计一个四位二进制码的奇偶位发生器（假定采用偶检验码），需要几个异或门（） A 2   B3    C4   D5 11、在计算机存储体系中，缓存的作用是（） A弥补主存的存取速度不足  B缩短主存的读写周期  C减少CPU访问存储次数  D弥补主存容量不足的缺陷  12、计算机系统中的虚拟存储器的地址应是（） A逻辑地址  B物理地址  C间接访问地址  D直接访问地址 13、计算机系统中的外围设备的编址方式有（） A统一编址和独立编址  B直接编址和间接编址  C程序编址和硬件编址 D可骗址和不可编址 14、 15、所谓中断查询，查询的是（） A中断请求信号  B中断标志位  C外中断触发方式控制位  D中断允许控制位 16、负反馈放大电路中，为保证电路不产生自激，需引入补偿技术，为保证经补偿后的放大电路不的带宽不降低，需引入（） A简单电容补偿  B密勒电容补偿  C超前相位补偿 D滞后相位补偿 17、 18、在下图所示的N沟道增强型MOS管的驱动过程中，当MOS管G级与S级之间的电压VGS进入密勒平台前是驱动电压给等效电容（）充电的过程，电压VGS进入密勒平台后是驱动电压给等效（）充电的过程。 A CGS  CGD   B CGD  CGS  C CGS  CGS  D CGD CGD 19、 20、 21、 锐捷的题比较多，以后再补上。 二、海华电子  数字硬件（FPGA方向）  这个公司比较挑学校 1、在multiplier中配置生成一个常系数的乘法器，乘数为有符号型18位宽，常系数为-100，则运算结果的位宽为（） A 19  B 25   C 26  D 100 2、时钟周期为T，触发器D1的寄存器到输出时间最大为T1MAX，最小为T1MIN。组合逻辑电路最大延迟为T2MAX，最小为T2MIN。则触发器D2的建立时间应该满足什么条件（） A 大于T1MIN+T2MIN  B 大于T1MIN+T2MAX  C小于T1MAX+T2MAX  D小于T1MAX-T2MAX 3、 16分频电路要用多少个触发器（） A 3 B 4 C 5 D 6 4、在Distributed RAM G enerator 中生成一块Single Port RAM后，其管脚有addr ,data ,clk,we,q ,请分析其读写方式（） A 异步写，同步读 B 同步写，异步读 C 异步写，异步读 D 同步写，同步读 5、如何防止亚稳态（） A 降低系统频率 B 用反应更快的FF C 引入同步机制，防止亚稳态传播 D 改善时钟质量，用边沿变化快速的时钟信号 6、FPGA一般由静态存储器和三种可编程单元组成，它们分别是 ______ ______ _____ 7、时序逻辑电路通常包含______电路和_____电路，其中______ 电路是必须的。 8、数字电路中时序逻辑电路部分按照其触发器是否有统一的时钟控制分为____和___,其中______电路必须出现在时序逻辑电路中。 9、一个寻址容量为16K*8的RAM需要_____ 根地址线，____根数据线。若要扩展成32K*16的RAM,需要16K*8的RAM____块。 10、一个基本RS触发器在正常工作时，不允许输入R=S=1的信号，因此它的约束条件是_______. 简答题 11、如何将JK触发器构成T触发器，试画出逻辑框图。 12、什么是门控时钟？门控时钟的缺点是什么？ 3、简述FPGA与CPLD的内部结构区别  

一、深圳国微，国企，感觉不错   数字电路工程师笔试 1、分析电路回答问题，电路如下：    （1）A、B、C三点的电压，及VOUT=？ （2）分析两个PMOS管和反相器的作用。 2、更改下面的电路，使其功耗最低，并说明更改后，为何功耗更低      3、原题记不住了，大意是分析三段不同风格的Verilog代码，那些会产生latch，为什么会产生latch. 4、给出了一个全加器电路，（电路图记不住了），输出端由一个CFG信号控制MUX，CFG=0时，S,C0直接输出给C1,C2，CFG=1时，S,C0由D触发器打一拍再送给C1,C2。 （1）分析电路功能； （2）用verilog代码实现电路功能。 5、（1）设计一个带异步复位的D触发器电路； （2）结合D触发器的波形图，分析说明step time 和hold time.(D触发器波形图，记不住了），   还有两题忘了。这个公司，来得比较晚，去听宣讲会的人很少，只有几个人。做完卷子，当场就面试。这个卷子，他们大概看一下，主要问一些你做的项目和一些基础知识。  二、TI应用工程师笔试  信号链试题 题都记不住了。主要考查方面有:放大器、模数/数模转换器、时钟、接口。 题都比较偏具体的器件应用。如放大器带宽、ADC/DAC的信噪比怎么计算，怎么设计滤波电路，时钟考的是PLL的组成部分。接口主要考的是I2C、SPI两种。给出几个波形图，分析其具体是什么操作，读/写的数据是什么。 三、中兴移动笔试 也是题都记不住了。主要考查内容有：OTG，USBOTG是什么？有什么用。差分信号。放大电路的截止频率，定义及计算。用BJT实现和个简单的逻辑门，如与非、或非等。 星形电路与三角电路的转换，计算电路网络的电流电压。还有一个是充电电路。大多数都不会。 四、宇龙酷派 基带笔试 主要考查内容有：锁相环组成部分；功率放大器的三种工作状态；理想运放参数的特征；什么是肖特基二极管；TTL驱动CMOS,及CMOS驱动TTL时，需不需要加上拉电阻，为什么；共模抑制比的概念及计算公式；给出一个buck电路，分析其工作原理；用74LS138实现一个逻辑函数。

有些题不完整，是做完题出来回忆记下来的。特别简单的题可以没记，部分题只记了考点。 一、汇顶科技，这个公司在深圳，待遇不错。 1、有源、无源滤波器的区别及各自的优缺点，并画出电路图，写出其传递函数，还要画出幅频响应、相频响应波特图。 2、一个单相桥式整流电路，分析其工作原理。 3、填空题，一个表达式求最后结果，主要考逻辑运算符的优先级。 4、BJT单管放大电路，求其输入输出电阻。（什么组态，忘了） 5、给出一个运算电路图，求输出表达式。(比较简单） 以上是部分题，前面的题都还比较简单，最后一题不好做。 6、设计题：设计一个信号源响应测试仪。已有信号源1Hz------20MHz，幅值1V正弦信号。输入到二端口网络，信号源扫频输入，在输出口测相应频率信号的幅值和相位。要求：幅值、相位精度分别为正负1%、正负10.可选的器件有：12V DC电源、电阻、电容、电感、二极管、三极管、运放、稳压芯片10bitDAC、12bitADC. (1)\画出测量仪的系统模块框图，并说明每个模块的作用，连接关系。 （2）、画出幅值和相位检测电路，并说明各元件参数选择说明。 二、和利时，硬件笔试 1、电源模块设计中，电源调整率的定义及其计算公式。 2、24MHz的晶振，其温漂为正负100PPM，其正常工作温度为0到75摄氏度，设常温为25摄氏度，计算晶振输出频率范围。 3、RS485如何防护高频干扰，若通信速度较高，选择防护器件时，应注意什么参数。 4、现场总线技术的特点，种类、应用领域。 5、场效应管的特点。 三、烽火通信，硬件笔试 1、原题记不住了，大意是，在端到端时延和数据发送率一定的情况下，帧长，信道利用率和吞吐量的关系。 2、IP地址192.168.1.1属于______类IP地址。 3、UDP协议属于哪个层次的协议。 4、IPV6中，源地址或目的地址的长度为_________。 5、STM-1的信号速率为________Mbit/S。 6、拉曼光放大器中，被放大信号，波长为1550nm ，则泵浦光波长为 ______。 7、传输数字信号需要的带宽比模拟信号_______。 8、三网融合是指：_______________. 9、光纤通信发展的两个方向__________。 10、G652光纤在1310nm~~~~衰减系数________.(这个题记不清了，没学过光通信方面的，所以一点都不懂) 简答题 11、某网络的IP地址为180.6.0.0 子网掩码为255.255.252.0求（1）、子网地址、主机地址各占多少位（2）些网络最多能容纳主机总数（设子网和主机的全0、全1均不用）。 12、阐述交换机和路由器的区别。（当时在考试时，用手机上网抄了一点，结果面试的时候又被问了） 13、无源和有源滤波器的区别。 14、原题记不住了，给出了一个电容三点式谐振回路，计算其谐振频率。 这些题，有的是没学过，完全不会，有的是学过，但忘了或者一直没弄明白、没重视，还有一些非常简单的题没记下来。上面这些题，现在还有好多不会做，大家可以一起讨论。