tag 标签: Zynq

相关帖子
相关博文
  • 热度 2
    2020-1-12 23:29
    968 次阅读|
    0 个评论
    Zynq高速串行CMOS接口的设计与实现
    Zynq 高速串行 CMOS 接口的设计与实现 作者: hello,panda 现在 CMOS 传感器的分辨率越来越大,对应的,对数据传输接口的要求也越来越高。根据熊猫君有限的实现和调试经验,基本上遇到了: ①多通道 HiSPi 接口:主要是 Aptina (现已经被安森美收购),常用的有 1080P60 的 AR0331 ( 3.1M ), 3664 × 2748P15 的 MT9J003 , 3984 × 2712P80 (开窗输出最高可达 1200fps )的 AR1011 等; ②多通道 LVDS 接口:主要有索尼系列、安森美的 Python 系列、国产如长光辰芯和德国 viimagic 系列等,至少熊猫君用过的 IMX172/IMX122/IMX185/ IMX236 、安森美 Python 全系列和 VII9222 等都是 LVDS 输出; ③ MIPI 接口:多用于手机,一些监控用的 CMOS 如 Sony IMX185 、 OV14810 等也带; ④ CCIR656 :一般低分辨率的会带 CCIR656 接口,也有一些厂家的高分摄像头也带,比如 OV14810 ; ⑤并行接口:较早设计的 CMOS 许多都是直接并口输出,比如 Aptina 的 MT9M031 、 MT9J003 都带有并口输出; 熊猫君在这里想讨论的是前三种接口的实现,它们是业界应用最广泛而且对 FPGA 资源有着共性要求。 无论是 HiSPi 、 LVDS 还是 MIPI ,其核心思想就是要实现将高速串行信号恢复成并行数据。这将会用到 Xilinx FPGA IOB 上的一个重要的资源—— ISERDES 。 实现串行信号的并行化,光有 ISERDES 还不行,还需要用到 IO BANK 上的延时模块 IDELAYCTRL 和 IOB 上的 IODELAYE 以及相关的相位训练算法。 1 Xilinx 的 IO 资源 本节对用到的 IO 资源作简要的介绍。 1.1 IDELAYCTRL 资源 在电压、温度等因素变化时,可能会影响到系统的时序,此时 IDELAYCTRL 模块就可以连续补偿时钟域内所有个体的 delay taps (IDELAY/ODELAY) 。如果使用了 IOB 上的 IDELAY 或 ODELAY 资源,那么就必须使用 IDELAYCTRL 资源。请注意,整个 IO BANK 里面只有一个 IDELAYCTRL 。 IDELAYCTRL 很重要的一个输入项就是参考时钟 REFCLK ,补偿时钟域内所有模块的时序参考,这个时钟必须由 BUFG 或 BUFH 驱动。 REFCLK 必须保证在 FIDELAYCTRL_REF+IDELAYCTRL_REF_PRECISION ( MHz ) ppm 才能保证 IDELAY/ODELAY 的延时分辨率: ( TIDELAYRESOLUTION=1/(32 x 2 x FREF )) 1.2 IDELAYE2 逻辑 IDELAYE2 逻辑是一个 31 抽头的循环延时补偿模块,对输入的信号进行指定分辨率的延时, FPGA 可以直接访问。 Tap 延时分辨率由 IDELAYCTRL 的参考时钟提供持续补偿。图( 1 )是 IDELAYE2 接口示意图,表( 1 )是对这些接口的描述,表( 2 )是对逻辑参数的描述。 ( 1 ) IDELAYE2 接口示意图。 表( 1 ) IDELAYE2 接口描述 端口名 方向 位宽 描述 C I 1 当使用 VARIABLE, VAR_LOAD 或 VAR_LOAD_PIPE 模式下的时钟输入,必须是由 BUFG 或 BUFR 驱动,当使用 SelectIO 资源时,必须和它的时钟源相同。 REGRST I 1 复位 pipeline 寄存器,仅在 VAR_LOAD_PIPE 模式下有效 LD I 1 VARIABLE 模式:加载预编程值; VAR_LOAD 模式:加载 CNTVALUEIN 值; VAR_LOAD_PIPE 模式:加载当前 pipeline 寄存器的值。 INC I 1 INC/DEC 增加,减少的 Tap 数 CE I 1 使能 INC 和 DEC 功能,只在 VARIABLE, VAR_LOAD 或 VAR_LOAD_PIPE 模式下有效;当 CE 保持为高的时候,每一个 C 周期都增加或减少一个 TIDELAYRESOLUTION 的时延。 CINVCTRL I 1 动态翻转 C 的极性,当使用该功能时,需禁止 IDELAY control 引脚 2 个 cycle 。 CNTVALUEIN I 5 来自 FPGA 逻辑的动态 Tap 值 IDATAIN I 1 来自 IBUF 的数据输入,输出可驱动 FPGA 逻辑、 ILOGICE 和 ISERDESE DATAIN I 1 来自 FPGA 逻辑的数据输入,输出不可驱动 IOB LDPIPEEN I 1 使能 pipeline 寄存器加载数据 DATAOUT O 1 延时输出的数据 CNTVALUEOUT O 5 Tap 值输出,用于 FPGA 监测 表( 2 ) IDELAYE2 逻辑参数描述 参数名 值域 默认值 描述 IDELAY_TYPE String: FIXED, VARIABLE, VAR_LOAD 或 VAR_LOAD_PIPE FIXED 定义延时类型 DELAY_SRC String: IDATAIN, DATAIN IDATAIN 选择延时源 IDELAY_VALUE Integer: 0 to 31 0 固定延时值和其他模式的初值 HIGH_PERFORMANCE_MODE Boolean: FALSE 或 TRUE TRUE 为 TRUE 的时候减少输出 jitter ,否则减少功耗 SIGNAL_PATTERN String:DATA, CLOCK DATA 指定时序分析工具按时钟还是数据路径进行分析 REFCLK_FREQUENCY Real: 190 to 210 或 290 to 310 200 设置静态时序分析的 Tap 值 CINVCTRL_SEL Boolean: FALSE or TRUE FALSE 设置是否动态转换 C 的极性 PIPE_SEL Boolean: FALSE or TRUE FALSE 选择是否使用 Pipline 模式 以下以 VAR_LOAD 模式为例说明延时的时序动作,如图( 2 )所示。 图( 2 )延时时序动作模型 a ) Clock Event 0 : 在 LD 有效前, CNTVALUEOUT 输出为未知值; b ) Clock Event 1 : 在 C 的上升沿采样到 LD 有效,此时 DATAOUT 延时 CNTVALUEIN 指定的延时 Taps ,改变 tap Setting 到 Tap2 , CNTVALUEOUT 更新到新的 Tap 值; c ) Clock Event 2 : INC 和 CE 有效,此时指定了增量操作, Tap 值加 1 , DATAOUT 输出从 Tap2 更新到 Tap3 , CNTVALUEOUT 更新到新的 Tap 值; d ) Clock Event 3 LD 有效, DATAOUT 输出延时更新到 Tap10 , CNTVALUEOUT 更新到新的 Tap 值。 1.3 ISERDESE2 逻辑 输入串转并逻辑可以看做是 OSERDESE2 的逆过程,在 SDR 模式下可支持 2- 、 3- 、 4- 、 5- 、 6- 和 7- 的串并转换,在 DDR 模式下可支持 2- 、 4- 、 6- 、 8- 的串并转换,级联 DDR 模式下还可扩展到 10- 和 14- 。每一个 ISERDESE2 包括: a )专门的串并转换器; b ) Bitslip 子模块用于源同步接口; c )专用的可支持 strobe-based 的存储接口。 图( 3 )是 ISERDESE2 的结构示意图。表( 3 )是 ISERDESE2 接口描述,表( 4 )示 ISERDESE2 的参数描述。 图( 3 ) ISERDESE2 结构示意图 表( 3 ) ISERDESE2 端口名 方向 位宽 描述 Q O 8 并行寄存器数据输出,最先进入的串行数据出现在 Q8 O O 1 组合数据输出, DDLY 或 D 未通过寄存器直接输出。 SHIFTOUT1 O 1 级联输出,连接到 IOB 或 Slave 的 SHIFTIN1 SHIFTOUT2 O 1 级联输出,连接到 IOB 或 Slave 的 SHIFTIN2 D I 1 来自 IOB 的串行数据输入 DDLY I 1 来自 IDELAYE2 的串行数据输入 CLK I 1 高速时钟输入,用于采样高速串行数据流 CLKB I 1 第二高速时钟输入,仅用于 MEMORY_QDR 模式 CE1, CE2 I 1/1 时钟输入使能, NUM_CE=1 时, CE2 不使用;当 NUM_CE=2 时, CE1 使能 ISERDESE2 的前 1/2 的 CLKDIV 周期, CE2 使能 ISERDESE2 的后 1/2 的 CLKDIV 周期 RST I 1 高有效复位 CLKDIV I 1 分频时钟输入,用于同步并行数据输出和控制信号 OCLK I 1 高速时钟输入,用于高速存储器,只有在 INTERFACE_TYPE 为 MEMORY 时才有效 OCLKB I 1 反相的高速数据输入,用于高速存储器,只有在 INTERFACE_TYPE 为 MEMORY 时才有效 BITSLIP I 1 BitSlip 调节脉冲 SHIFTIN1 I 1 级联模式下连接到 Master 的 SHIFTOUT1 SHIFTIN2 I 1 级联模式下连接到 Master 的 SHIFTOUT2 OFB I 1 反馈输入, OLOGICE 或 OSERDESE 的输出反馈 DYNCLKDIVSEL I 1 动态选择 CLKDIV 的相位使能位 DYNCLKSEL I 1 动态选择 CLK/CLKB 的相位使能位 表( 4 ) ISERDESE2 的参数描述 参数名 阈值 默认值 描述 DATA_RATE String: SDRor DDR DDR 定义输入的数据类型 DATA_WIDTH DDR : 4,6,8,10,14 SDR : 2,3,4,5,6,7,8 4 定义转换位宽 DYN_CLKDIV_INV_EN Boolean: TRUE 或 FALSE FALSE 为真时使能 DYNCLKDIVSEL 反相和禁止 CLKDIV 的 HDL 反相 DYN_CLK_INV_EN Boolean: TRUE 或 FALSE FALSE 为真时使能 DYNCLKDIVSEL 反相和禁止 CLK/CLKB 的 HDL 反相 INTERFACE_TYPE String: MEMORY, MEMORY_DDR3, MEMORY_QDR, OVERSAMPLE 或 NETWORKING MEMORY 选择 ISERDESE2 的工作模型 NUM_CE Integer: 1 或 2 2 定义使用时钟使能信号的个数 OFB_USED Boolean: TRUE 或 FALSE FALSE 定义是否使用 OFB 功能 SERDES_MODE String: MASTER 或 SLAVE MASTER 定义主从模式 INIT_Q1~Q4 Binary: 0 或 1 0 设置采样寄存器的初始值 SRVAL_Q1~Q4 Binary: 0 或 1 1 设置采样寄存器的复位值 (1) 时钟方案 CLK 和 CLK_DIV 必须是严格对齐的时钟,虽然允许使用 BUFIO/BUFR ,但任然有可能存在相位问题。图( 5 )时采用 BUFIO/BUFR 的方案。 图( 5 )采用 BUFIO/BUFR 的时钟方案 一般的,根据接口类型的差异,时钟必须满足以下的约束: ① networking interface a ) CLK → BUFIO ; CLKDIV → BUFR ; b ) CLK → MMCM/PLL ; CLKDIV →和 CLK 相同的 MMCM/PLL 的 CLKOUT 的输出,使用 MMCM 时 CLK 和 CLKDIV 必须使用相同的驱动 BUF ; c ) CLK → BUFG ; CLKDIV → BUFG 。 ② MEMORY Interface Type a ) CLK → BUFIO, OCLK → BUFIO ,或 CLKDIV → BUFR ; b ) CLK → MMCM 或 PLL, OCLK → MMCM, 或 CLKDIV 由同一个 MMCM/PLL 的 CLKOUT 驱动; c ) CLK → BUFG , CLKDIV →不同的 BUFG 。 OCLK 和 CLKDIV 的输入相位必须是严格对齐的, CLK 和 OCLK 之间不要求相位关系。 From CLK to OCLK 的时钟域必须进行补偿。 其他接口类型的时钟方案参考文档 UG471 。 (2) BitSlip 子模块 BitSlip 用于调整并行寄存器输出串行数据的位置。在 SDR 模式下,每一个 BitSlip 脉冲让输出 pattern 的数据左移 1bit ;在 DDR 模式下,第一个 BitSlip 右移 1bit ,第二个 BitSlip 左移 3bit ,依次进行,移动规律如图( 6 )所示。 BitSlip 一定是和 CLKDIV 同步的一个脉冲。 图( 6 ) BitSlip 训练移位规律 在上面所介绍的资源中, IDELAYE2 是动态相位对其训练的神器, ISERDESE2 实现串并转换,其 Bitslip 功能是实现并行化数据对齐的关键。 2 LVDS 高速接口实现实例 因为 MIPI 接口有其完整的物理层协议,因此不在这里讲具体实现,本文以 Sony 的 IMX122 CMOS 为例,聊一聊高速 LVDS ( HiSPi 类似,只是电平标准有一点区别)接口在 Xilinx 7 系列 FPGA 和 Zynq SoC 上的实现。 2.1 需求分析 以 Sony IMX122 CMOS 为例,配置在 1080P 分辨率可输出 30fps 。 CMOS 在初始化完成后输出两通道稳定的 LVDS 数据, LVDS 接收模块在收到配置完成信号后开始工作。因此,这个 LVDS 接收模块需要实现: ① CMOS 工作在 Slave 模式下,向 CMOS 发出参考时钟( INCK )、行同步( XHS )、帧同步( XVS )信号; ② 接收 LVDS 数据并将它恢复成为指定的图像数据格式; ③ 提供测试信息接口。 2.2 IMX122 CMOS 输出特性 本小节简介 IMX122 CMOS 的一些特性。 2.2.1 同步时序要求 在 Slave 模式下需要向 CMOS 提供周期稳定的 XHS 和 XVS 信号,两者的时序要求如图 7 所示。在产生同步时序时需要注意以下要点: ① XVS 和 XHS 必须是稳定的周期性信号; ② XVS 和 XHS 信号的低电平保持时间为 4~100 个 INCK ; ③ XHS 可以和 XVS 同时拉低,也可延时一个时钟周期拉低。 图 7 Slave 模式下同步时序 2.2.2 输出数据率 在串行 SDR LVDS 模式下以 12bit 模式输出,数据率为 891Mbps ,每个通道的数据率为 445.5Mbps 。 2.2.3 Sync Code 格式 在串行输出模式下, CMOS 通过输出固定的 Sync Code 来指示图像的有效帧、行信息,接收器需通过查找这些 Sync Code 来恢复图像。 IMX122 可提供两种模式的 Sync Code ,这里配置为 Sync Code1 ,其具体定义如图 8 所示。 图 8 IMX122 Sync Code 定义 2.2.4 输出图像组织形式 IMX122 在 1080P 读出模式下,输入参考时钟 INCK 是 37.125MHz 。一帧图像输出固定为 1125 行,每行 1100 INCK ( 29.63 μ s ),有效输出为 1984 × 1105 。图像输出的时序如图 9 所示,图 10 是输出数据编码规则。 图 9 IMX122 LVDS 模式输出时序 图 10 IMX122 12-bit 2 通道输出编码格式 2.3 设计思路和模块结构 Slave 模式下工作的 CMOS 在 XVS 和 XHS 的同步下按照固定时序稳定输出 LVDS 图像数据。 LVDS 串行数据按照一定的方式进行编码,接收模块应先将串行数据解码恢复成为并行数据,再根据数据的排列方式格式化输出。因此,整个模块可以划分为时序同步、 LVDS 接收解码(串转并)和数据格式化输出三个部分。整个 LVDS 接收模块的结构如图 11 所示。 图 11 LVDS 接收模块顶层图 ① CMOS 输入参考时钟( INCK )为 37.125MHz ; ② CMOS 输出 LVDS 数据为 445.5MHz SDR 型; ③ 时序发生器由 74.25MHz 发生 30fps 的 XVS 、 XHS 信号; ④ LVDS 数据接收解码模块将数据恢复为 8bit@55.6875MHz 并行格式( DATA ); ⑤ 格式化输出模块通过搜索同步头的状态确定是否发出 bit_slip, 并根据 CMOS 的数据格式和同步信号格式化输出 12bit@74.25MHz 像素数据( PIX_DATA ); ⑥ IDELAYCTRL 以 Ref_clk 为基准对整个 IO BANK 进行输入延时控制。 2.3.1 时序同步 同步时序由内部 74.25MHz 计数产生。按照图 7 所示时序即可。 2.3.2 LVDS 接收解码 LVDS 接收的主要工作是将串行的数据转为并行数据并进行自动相位调节 , 移位寄存器抽头调整( Bitslip )。 Xilinx Artix7 系列 FPGA 提供串转并模块 ISERDES 和 IO 延时模块 IODELAYE2 , ISERDES 性能可在 415Mb/s~1200Mb/s 之间, IODELAYE2 的延时参考时钟可以是 200MHz ( 1tap ≈ 78ps )或 300MHz ( 1tap ≈ 52ps )。 ( 1 ) Artix7 FPGA 时钟特性 在 Artix7 系列器件里, MMCM 可驱动 BUFIO 、 BUFR 、 BUFH 和 BUFG , PLL 只能驱动 BUFH 和 BUFG 。 ZYNQ-7020 采用 Artix7 Speed-1 器件,时钟网络的最高性能如下表 5 所示。 表 5 Artix7 Speed-1 器件时钟性能 FPGA BUFG BUFH BUFR BUFIO Artix7 Speed-1 464MHz 464MHz 315MHz 600MHz ( 2 ) LVDS 接收时钟选择 ① LVDS 解码串行参考时钟选择 从表 1 可以知道,采用 BUFG 最高时钟性能为 464MHz 。 IMX122 1080P 串行模式下两通道 LVDS 每通道的输出数据率为 445.5Mbps ( SDR ) , 接近 BUFG 的极限值,因此这里作一个变通处理, 使用 222.75MHz 时钟按照 DDR 方式对串行数据进行采样。 ② IODELAYE2 延时参考时钟选择 延时参考时钟选择的原则是在 LVDS 数据时钟周期内,可调节的 Tap 数尽量的多。 IMX122 输出的数据周期为 2.245ns ,调节一个周期采用 200MHz 参考时钟需要 28taps ,采用 300MHz 参考时钟需要 43 个 Taps ,而 IODELAYE2 的调节 Tap 数为 0~31 ,故只能 选择 200MHz 的参考时钟 。 ( 3 ) LVDS 数据接收模块时钟 因 CMOS IMX122 不输出 LVDS bit 时钟, FPGA 使用内部时钟来接收解码 LVDS 数据。如图 12 所示,与 LVDS 相关的时钟由同一个 MMCM 产生以保证其相位的一致性。其中: ① 37.125MHz ,为 CMOS 工作参考时钟; ② 55.6875MHz ,提供给 IODELAYE2.C 、 ISERDES2.CLKDIV 、补偿状态机及解码后的字节数据参考时钟; ③ 74.25MHz ,产生 30fps 的 CMOS 同步参考时序和 12bit 像素参考时钟; ④ 222.75MHz ,以 DDR 模式接收的 DDR 位参考时钟; 图 12 LVDS 数据接收模块结构 IMX122 输出两路 LVDS 数据,每个通道的接收逻辑相同,对每一通道而言,数据流路径如下: a)LVDS 差分对通过 IBUFDS_DIFF_OUT, 得到位数据(记为 Master )及与其反相的数据(记为 Slave ); b)Master 和 Slave 分别进入各自的 IODELAYE2 和 ISERDES2 得到各自的并行数据送到补偿算法状态机进行动态相位调整并反馈各自的延时值到 IODELAYE2 。根据 IMX122 的 LVDS 编码特点, ISERDES2 按照 1:8 作串并转换最为合适; c) 数据格式化输出模块根据查找 Sync Code 的情况调整 bitslip ; d) 补偿模块根据数据调整的情况输出解码后的 8-bit 并行数据。 2.3.3 动态相位补偿 动态相位补偿原理如下: ① 初始化时, Master 数据延时假定设为数据眼图的中间位置, Slave 和 Master 的延时相隔半个数据周期。 ② 在 Master 和 Slave 的数据不全为零或不全为壹时启动动态相位补偿算法。相位补偿的基本原理是:如果 Master 和 Slave 采样到的数据相同,则说明采样太靠后,延时减少一个 Tap (如图 13 );如果 Master 和 Slave 采样到的数据不同,则说明采样点太靠前,延时增加一个 Tap( 如图 13 ) 。 图 13 采样点延时示意图 ③如果延时 Tap 值为最小或最大位置时,则交换 Master 和 Slave 的的参考关系,同时输出数据作相应调整; 2.3.4 数据格式化输出 该模块的工作是将收到的串转并数据的基础上搜索 Sync Code 、并组织成 12-bit 的像素数据按照给定时序格式化输出。 ( 1 ) Sync Code 搜索 Sync Code 搜索采用的策略是,逻辑在不停的查找在一帧数据里是否存在图 3-2 所示的的特定数据,如果这些同步码都能找到,则表示接收逻辑串转并的输出位顺序正常,不再需要 bitslip ;若没有找到全部的同步码,则在下一帧开始的时候( XVS 上升沿)给出一个 bitslip 脉冲调整输出,直到找到完整的 Sync Code 。 两路 LVDS 通道分别单独进行 Sync Code 搜索, 若 32 次 bitslip 后任然没有找到 Sync Code ,则报告 CMOS 输出错误 。 ( 2 )格式化输出 格式化输出模块完成将 CMOS 输出的数据解码成 12-bit Pixel 数据并按照视频格式时序输出,结构如图 14 所示。 图 14 格式化输出逻辑结构 对格式化输出的详细实现过程这里不赘述。 2.3.5 接收模块顶层文件描述 IMX122-LVDS 接收模块由 4 个文件构成,分别是 imx122_lvds_rev_v1_0 、 lvds_data_rx 、 rev_data_format_v1_0 和 imx122_slvsyn_timing_v1_0 构成,它们的层析结构如图 15 所示。 图 15 LVDS 接收模块文件结构 注 1 :蓝色的 imx122_slvsyn_timing_v1_0 不属于 LVDS 接收内容,但 CMOS 在 SLAVE 模式下必须由它提供同步信号后才能正常输出。 注 2 :以上基于 IMX112 的代码可关注微信公众号回复 “ CMOS 解串源码” 免费获取,欢迎加入 QQ 群 300148644 或 关注微信公众号讨论交流。 注 3 :楼主有少量自用评估板可提供验证,扫描下方二维码即可获取。
  • 热度 2
    2019-10-10 11:01
    1490 次阅读|
    1 个评论
    MPSOC学习之HELLO WORLD
    XILINX 新一代 SOC,Zynq UltraScale+ MPSOC 系列性能强悍无比,相比ZYNQ 7000系列每瓦性能提升5倍,作为一名电子发烧友,都想体验一把这高性能的MPSOC开发板。现在用米尔MPSOC开发板来一个hello world。MPSOC学习之HELLO WORLD,分享给大家。 米尔MPSOC开发板采用Zynq UltraScale+ MPSOC系列处理器设计(具体型号XCZU3EG-1SFVC784,未来可选用XCZU2CG,XCZU3CG.XCZU4EV,XCZU5EV) ,且单芯片融合4核心Cortex-A53(Up to 1.5GHZ),2核心Cortex-R5, GPU和154KLE的FPGA(包含DSP模块)。配备4GB DDR4(64bit ,2400MHZ), 4GB eMMC,128MB QSPI flash 且板载千兆以太网/USB PHY的情况下仍将尺寸控制在62*50mm。米尔MPSOC开发板非常适合人工智能,工业控制,嵌入式视觉,ADAS,算法加速,云计算,有线/无线通信等广泛领域。米尔的板子向来追求做工精致,这款新推出的MPSOC开发板也是如此: 下面是MPSOC之HELLO WORLD学习笔记: 开发环境:vivado 2017.4,开发板型号:米尔MYD-CZU3EG, 主芯片XCZU3EG-1SFVC784。(这个系列板子还有4EV,5EV等版本,手里的3EG版本不支持SFP,因此板上相应接口(白色部分)是空贴的。) Step1 新建vivado工程 New Project, 点击Next进入下一步,填写工程名和选择工程保存路径,点击Next。继续往下,按照截图的配置选择开发板型号为 xczu3eg-sfvc784-1-e ,点击Next,点击Finish。新建的vivado工程,如下图所示 tep2 新建Block Design 点击导航栏的Create Block Design,出现Create Block Design对话框。这里可以自己填写名称,我这里直接用默认的名称,点击OK。新建的Block设计区如下图: Step3 调用ZYNQ IP核并配置 点击Add IP,在导航栏输入ZYNQ,然后双击ZYNQ UltraScale+MPSoC。添加的ZYNQ核,如下图所示: 双击ZYNQ IP核导入配置文件 Apply Configuration 添加配置文件 导入 hello_world.tcl配置文件,点击OK 点击OK,完成ZYNQ 核配置。 Step4 综合 Generate Output Products 点击Generate Step 5 生成顶层文件 Create HDL Wrapper 点击OK,完成生成顶层文件步骤。 Step6 生成bit文件 点击快捷工具栏上的Generate Bitstream 连续点击OK,bit生成成功,点击Cancel关闭对话框。 Step7 导出硬件配置文件 Export Hardware 勾选Include bitstream,点击OK Step8 打开SDK Launch SDK,点击OK Step9 新建fsbl Application Project,添加工程名fsbl,点击Next 选择Zynq MP FSBL,点击Finis Step10 新建hello_world工程 Application Project。填写工程名 hello_world, 点击Next 选择Hello_World模板,点击Finish Step11 生成BOOT.bin文件 Create Boot Image,点击Create Image。生成的BOOT.bin文件,如下图所示,然后将这个生成的BOOT.bin文件拷贝到SD卡上 MPSOC开发板模式设置,这里我们设置为SD卡启动模式 MPSOC开发板连接12V电源、连接uart串口、插入SD卡 MPSOC开发板上电运行 串口打印输出 Hello World 好啦,用MPSOC上输出HELLO WORLD已经完成。其实也不难,关键是要多看开发手册、光盘资料,在配置细节上留意(因为篇幅太长,这里缩减了许多步骤图片)。另外,有不明白的地方可以找米尔技术支持。
  • 热度 2
    2019-10-10 10:37
    1328 次阅读|
    1 个评论
    米尔UltraScale+ MPSoC平台开发板评测
    来源:电路城 米尔科技推出的MYD-CZU3EG开发套件搭载的就是UltraScale+ MPSoC平台器件 — XCZU3EG,它集成了四核Cortex™-A53 处理器,双核 Cortex™-R5 实时处理单元以及Mali-400 MP2 图形处理单元及 16nm FinFET+ 可编程逻辑相结合的异构处理系统,具有高性能,低功耗,高扩展等特性,除了这款异构SOC之外,板子还搭载了丰富的接口和完善的开发资料,可以帮助开发人员降低产品开发周期,实现产品快速上市,下面我们来一探究竟。 开箱 暖色调的简洁外包装上印有一行“Make Your idea Real”,不免给人一种立马开箱动手躁起来的冲动。 开箱之后就是摆放在内衬中的板卡和配套设备。除了板卡之外,配套的电源、数据线、SD卡和光盘等等,可谓考虑齐全。 板卡资源介绍 笔者迫不及待的拆开板卡的防静电袋,下面来看一下这块性能小怪兽的样子。MYD-CZU3EG 开发板由MYC-CZU3EG 核心板加MYB-CZU3EG 底板组成。散热器下面是核心板,这是一个CPU最小系统模块,集成了主处理器和存储。底板是一块外设接口板,集成了电源和多种接口,方便评估或集成。 下面我们详细的了解一下板卡详细的组成结构,首先,核心板基于Xilinx XCZU3EG全可编程处理器,4核Cortex-A53(Up to 1.5GHZ)+FPGA(154K LE),具体型号:XCZU3EG-1SFVC784,(未来可选配XCZU2CG, XCZU3CG,XCZU4EV,XCZU5EV),性能强大;板载4GB DDR4 SDRAM(64bit,2400MHZ) 及丰富的存储资源,从容应对复杂运算;板载千兆以太网PHY 和USB PHY , 轻松实现高速互联,如此奢华的配置,板子尺寸只有62*50mm,紧凑程度令人赞叹。 另外,板子选材和用料讲究,据称使用了Intel电源模块,松下的M6 PCB板材,Micron存储,村田电容,还是非常良心的。 底板的外设接口丰富,板载了串口,网口,HDMI,DP,SATA,PCIE,USB3.0 Type-C,LCD,PMOD,Arduino,FMC-LPC,TF 卡接口,SFP,ADC,CAN等多种接口,方便用户评估或集成。这些接口根据SOC的结构,有的接在PS端,有的接在PL端。 MPSoC开发板配置 PS 单元: 1 路千兆以太网 1 路USB3.0 typeC 接口 1 路DisplayPort 接口 1 路PCIE2.1 x1 接口 1 路SATA3.1 接口 1 路CAN 接口 1 路RS232 串口 1 路TF 卡接口 1 路I2C 接口 1 个复位按键,2 个用户按键, 1 路JTAG 内置实时时钟 PL 单元: XADC 接口 1 路Xilinx 标准LPFMC 接口 1 路HDMI 接口,RGB 24bit,不支持音频 1 路LCD DIP/LPC 接口,RGB 24bit,与HDMI 复用显示信号 电阻式电容式触摸屏接口,集成在LCD 触摸屏接口 2 路PMoD 5 个电源指示灯 4 路SFP 模块接口 1 路Arduino 接口 除了板卡之外,套件内的光盘提供了包括用户手册,使用示例、PDF底板原理图,外扩接口驱动,BSP 源码包,开发工具等,为开发者提供了完善的软件开发环境,帮助降低产品开发周期,实现产品快速上市。 Zynq UltraScale+ MPSoC介绍 1.真正的全可编程异构多处理SOC 在使用板子之前,我们先来了解一下这款板卡的核心芯片——XCZU3EG,这是Xilinx继ZYNQ-7000系列之后推出的真正的全可编程异构平台,Zynq® UltraScale+ MPSoC 器件不仅提供 64 位处理器可扩展性,同时还将实时控制与软硬件引擎相结合,支持图形、视频、波形与数据包处理。置于包含通用实时处理器和可编程逻辑的平台上,三个不同变体包括双应用处理器 (CG) 器件、四核应用处理器和 GPU (EG) 器件、以及视频编解码器 (EV) 器件, 为 5G 无线、下一代 ADAS 和工业物联网创造了无限可能性。 MYD-CZU3EG开发套件目前搭载的是EG器件,后期还可以选配CG或EV器件。EG 器件采用运行速率高达 1.5GHz 的四核 ARM® Cortex-A53 平台与双核 Cortex-R5 实时处理器、Mali-400 MP2 图形处理单元及 16nm FinFET+ 可编程逻辑相结合。 该器件有着无与伦比的集成度、高性能和低功耗特点,与 Zynq-7000 SoC 相比,系统级性能功耗比提升5 倍,为交付最低系统功耗而精心设计,官方给出的典型应用包括基带 L1 加速、公共安全与移动无线电和8x8 100 MHz TD-LTE 远端射频单元等场景。 2. 多媒体的理想系统 说到应用,不得不提Zynq UltraScale+ MPSoC最最擅长的领域——面向视频编解码器和图形引擎的前沿多媒体解决方案。赛灵思SoC为多媒体解决方案提供了多种支持,包括: 集成型视频编解码器单元 (VCU) 集成型图形处理单元 (GPU) 含集成式 DisplayPort 接口模块 集成型可编程逻辑 (PL) EV 器件带有集成型 GPU 和H.264 / H.265视频编解码器,专为超高清 (UHD) 视频而设计带有集成型 H.264 / H.265 视频编解码器,能够同时编解码达 4Kx2K (60fps) 的视频,可实现单芯片4K视频处理,当然MYD-CZU3EG开发板使用的是EG器件,没有视频编解码器,但是有Mali-400 MP2 GPU。 Mali-400 MP2 GPU与 APU 直接绑定,还可在帧缓存中加速视频图形渲染,从而实现显示器输出。GPU 可通过独立的并行引擎进行像素渲染,速度远高于依靠 CPU 来处理图形,而且与需要设计人员添加片外 GPU 引擎的解决方案相比,成本与功耗均更低。GPU 通过全面可编程的架构加速 2D 和 3D 图形,该架构既支持基于着色器的图形 API ,也支持固定功能图形 API 。GPU 具有抗锯齿功能,能实现最佳图像质量,且几乎不会造成额外的性能损耗。Xilinx配套提供经实践检验的全套 Linux 驱动程序,能自动将图形命令从 APU 转到 CPU 处理。 另外,Zynq UltraScale+ MPSoC 提供高速互联外设,后者包含集成式 DisplayPort 接口模块。DisplayPort接口位于 PS 端,可多路复用至四个专用高速串行收发器中的两个,工作速率高达 6 Gb/s。该架构摆脱了对于额外显示芯片的需求,进一步降低了系统 BOM 成本。 DisplayPort 接口基于 VESA DisplayPort Standard Version 1 和 Revision 2a 开发,其提供的多个接口能处理来自 PS 或 PL 的实时音视频流,也能存储来自存储器帧缓存的音视频。它同时支持两个音视频流水线,支持 alpha 混合、chroma 复采样、色彩空间转换和音频混合等功能的动态渲染。DisplayPort 既可使用一个 PS PLL,也能使用 PL 的时钟生成像素时钟。 除视频编解码器和图形处理之外,多媒体应用还需要其他重要组件,如视频数据的输入输出管理 , 以及处理高速视频数据的功能。在 PL 内可设计定制化逻辑,用于捕获来自直播源的视频。例如,SDI RX、HDMI RX、MIPI CSI IP 等协议均可用于捕获不同来源的原始视频。视觉算法可用于采集来自原始数据的重要信息,如路标识别和针对驾驶员辅助技术的动作检测、视频监控面部识别、高级拍摄应用的物体与动作识别等。除收集数据外,算法还可用于音视频广播和视频会议等用例中处理与操控原始数据。考虑到今后几年视频分辨率不可避免的攀升态势,有关算法需要具备极高的工作速度。PL 为此类算法提供了所需的硬件加速功能,便于大幅提高性能,满足下一代技术需求。 Zynq UltraScale+ MPSoC 的灵活性能加速计算密集型应用程序,在 GPU、CPU 和 PL 之间共享工作负载,在 PL 中可卸载复杂的算数计算以实现硬件加速,并且在 APU 上可预先计算 OpenGL 着色语言 (GLSL) 一致变量。GPU 着色器核心上的计算仅适用于顶点和片断之间不同的值。整批顶点中所有保持常量的值在 CPU 上处理最为有效。 3. 无与伦比的系统性能功耗比 Zynq UltraScale+ MPSoC 在设计之初就考虑了高效电源管理问题,该器件被分为四个电源域: 处理系统 (PS) 中的电池电源域包含实时时钟和电池供电的 RAM。 PS 中的低电源域包含 RPU、通用外设、片上存储器 (OCM)、平台管理单元,以及配置安全单元。 PS 中的全电源域包含 APU、高速外设、系统存储器管理器和 DDR 控制器 可编程逻辑 (PL) 位于自身的电源域中 Zynq UltraScale+ MPSoC 含有可控制电源域的创新型平台管理单元 (PMU),。PMU 负责器件的安全管理,并监管电源域内的电源。不用的电源域可在启动时关闭,然后智能地通过中断或事件唤醒,实现精细的电源管理。 我们已经知道Zynq UltraScale+ MPSoC 内部分了多个处理核心,四核ARM Cortex-A53是应用处理单元,具有高效的基线性能,适合Linux应用处理;双核 ARM Cortex-R5是实时处理单元理想适用于低时延确定性应用,诸如安全模块和 APU 任务分担等,另外图形引擎,高速外设等针对特定应用做了优化,各个模块各司其职,系统性能明显提升。该器件采用了台积电 (TSMC) 的 16nm FinFET 工艺节点,。该工艺节点采用更高效的晶体管实现方案,具备最佳的开关速度以及比平面工艺更低的漏电流,因此能实现更高性能和更低功耗。从 28nm 的 Zynq-7000 到 16nm 的 Zynq UltraScale+ MPSoC,性能提升了 60%,功耗降低 20%,使原始处理器性能提升 2.7 倍。 示例 板 子QSPI闪存预先烧录了Linux镜像,默认也是从QSPI闪存启动的,使用数据线连接板子串口和PC,连接电源,板子上电,打开putty,可以看到系统启动信息。通过命令行可以登录,默认密码是root。 光盘中也提供了系统的镜像文件,用户如果不熟悉Linux系统编译,可以直接使用。 另外,MYD-CZU3EG 光盘中提供了常用外设的演示程序,例如: 使用Linux API 操作开发板上的LED 使用Linux API 操作开发板上的按键 使用Linux API 操作开发板上的CAN 使用Linux API 进行网络通讯 程序以及源码都位于“/Examples/”,用户可以根据目录内的Makefile 进行编译。 这里我们使用Xilinx Vivado新建一个HelloWorld工程,生成启动镜像,从TF卡启动。整个过程分为: 生成开发板的硬件平台 将硬件平台导出到SDK 创建一个“HelloWorld”工程 产生Boot Loader(fsbl) 生成SD 卡启动映像,从microSD启动 尔科技作为国内首款Zynq UltraScale+ MPSoC平台开发板,MYD-CZU3EG核心板性能配置强大且设计紧凑可靠,外设底板接口资源丰富,厂家为开发者提供的软件开发环境也比较完善,非常适合人工智能,工业控制,嵌入式视觉,ADAS,算法加速,云计算,有线/无线通信等应用领域做原型开发。
  • 热度 2
    2019-7-19 00:32
    834 次阅读|
    0 个评论
    基于FPGA和万兆网的GigE Vison设计方案
    基于 FPGA 和万兆网的 GigE Vison 设计方案 作者: Hello , Panda 本文简要描述基于万兆网的 GigE Vison IP 设计方案。 一、 GigE Vsion 协议要点 GigE Vison 协议基于普通的以太网物理链路,运行在 UDP 协议层之上,包含控制协议 GVCP 和数据流协议 GVSP 两大部分,整个层次结构如下图 1 所示。 图 1 GigeVison 协议层次结构图 GigE Vison 协议的要点如下: ( 1 )上电或复位完成后必须先进行 IP 配置和设备枚举,必须支持 DHCP 和 LLA ( Auto IP )两种 IP 配置方式; ( 2 )在 UDP 层上建立应答握手机制以保证传输, GVCP 采用 3956 端口,数据长度必须以 32bit 为边界,数据不可分包传输; ( 3 )设备必须支持心跳功能以确认处于连接状态; ( 4 )支持控制( 1 个)、数据流( 1~512 个)和消息( 0~1 个)三种通道,每个通道分配不同的 UDP 端口,控制通道支持三种不同的访问权限; ( 5 )必须支持最小规模的 ICMP ( GigeVsion 要求必须支持 Ping 命令); ( 6 ) GVSP 的数据包以字节为边界,数据包的大小由第一个有效的 test packets 决定,支持错误恢复和流控制; ( 7 ) GVSP 数据传输的单位为 Block ,一个完整的 Block 由 Data Leader 、 Data Payload 和 Data Trailer 构成; ( 8 )所有的 Gige Vison 相机都必须在他们的 XML 描述文件中强制制定相机的参数信息。 ( 9 ) bootstrap 寄存器及 XML 文件需要非易失 Flash 硬件支持。 二、 IP 功能设计方案要点描述 GigE Vison 逻辑 IP 需要实现图 1 所示的所有协议层,方案中硬件平台基于 Xilinx 7 系列器件 XC7K325T/XC7K160T ,下图 2 是 GigE Vision IP 核的模块框架结构。 图 2 GigE Vision IP 核的框架结构 ( 1 )物理层 物理层使用 Xilinx 10G Ethernet Subsystem IP 核,版本 v3.1 。对外数据接口例化为 AXI4 Stream ,位宽 64bit ,数据时钟 156.25MHz ;配置接口例化为 AXI4-Lite ,位宽 32bit ,时钟频率 100MHz 。 IP 核配置通过 Microblaze 软核完成,并且使能 Jumbo 帧功能。功能、接口、配置和使用说明参见 Xilinx 官方文档 PG157 。 ( 2 ) IP/UDP 层 IP 层协议仅支持 IPv4 版本, IP 数据报头 Options 项为空;需要支持 DHCP 、 ARP 和 ICMP 协议,内部通信采用 64 位 AXI4 Steam 总线通信。 ( 3 ) GVCP/GVSP 协议 支持 GigE Vison Specification version 1.0 标准描述的所有必须支持的项, GVSP 数据包负载类型支持 Payload type = RawData/YUV422-8bit/RGB888 。为完整实现功能,部分控制放在处理器上完成(本设计实例使用 MicroBlaze ),需要掉电保存的项存储在外部 Flash 中,需要大量缓存的数据存储在片外 DDR 中。 RTL 描述语言使用 Verilog ,编译工具使用 Xilinx Vivado2016.4 ,仿真工具使用 ModelSim 10.2C 。 备注: ( 1 )为简化逻辑端的设计难度,可将 GVCP 协议放在 Microblaze 里面实现,使用 ZYNQ 系列器件的,可以直接在 PS 里运行; ( 2 )物理层使用千兆网的,本方案仍然可行,只需修改物理层接口即可;使用 ZYNQ 系列器件的,可以直接在 PS 里软件实现所有的 GVCP 和 GVSP 协议; 三、测试结果 在 Xilinx K7 325T 器件上实现完整的系统(包括 DDR Mig 、 Microblaze 等),占用 Slice 约 30K 。 与 PC 进行点对点数据传输测试,稳定传输速率约为 6.5Gbps ,可轻松传输 4K 无压缩原图或一些特殊图像数据如超声、 CT 、雷达、高速 ADC 采样结果等原始数据。
  • 热度 3
    2019-4-21 20:10
    1087 次阅读|
    2 个评论
    Xilinx ZYNQ UltraScale+ MPSoC系列连载[第二篇]器件概览
    Xilinx ZYNQ UltraScale+ MPSoC系列连载 器件概览 Zynq UltraScale+ MPSoC 是 Xilinx 推出的第二代多处理 SoC 系统,在第一代 Zynq-7000 的基础上做了全面升级。 一、概述 Zynq UltraScale+ MPSoC 系列器件共有四个大的系列,分别是 CG 系列、 EG 系列和 EV 系列,其中 EG 系列和 EV 系列提供汽车级和军品级器件。 相较与上一代 ZYNQ-7000 产品,器件性能优越性主要体现在: a ) PS 性能显著提升: 64bit 四核 1.3GHz Cortex-A53 APU ( CG 系列是双核);可运行在独立、锁步模式的双核 533MHz Cortex-R5 RPU ; b )静态存储:采用高达 36Mb 的高密度片上 UltraRAM 静态存储器,在通信等应用中可完美取代片外 SRAM ; c )高速互联:增强 PS MIO 性能,集成 PCIe2.1 x4 、 SATA3.0 、 DP1.2 、 USB3.0 等高速接口; PL 高速收发器单通道速率达到 32.75Gbps ,集成了 PCI Express Gen 3 x16 、 150G Interlaken 、 100G Ethernet MAC/PCS 等高速互联资源; d )电源管理:采用先进的 multi-domain , multi-island 电源管理系统,支持 LPS 子系统( 符合 ASIL-C 和 SIL3 等标准)和 FPS 子系统(符合 ASIL-B 和 SIL2 等标准)两类功耗模式工作; e )高速数据转换: RF 系列集成增强的 12bit/4.096GSPS RF 数据直采 ADC 和 14bit/6.554GSPS RF DAC ; f )视频处理性能: EV 系列集成 H.265/264 视频 Codec ,可提供 10 位像素深度下 4K/P60 的编解码性能; g )增强的安全性能:支持 4096bit RSA 签名(带 384bit SHA-3 )和 256bit AES 认证。 除此之外,器件的逻辑量、时钟性能、 DSP 资源、 DDR 控制器带宽、 PS-PL 交互带宽等都得到了大幅度的提升, EV/EG 系列还包括入门级 Mali-400 GPU 。当然,价格上也有了质的提升,便宜的也得数百美金,贵的嘛,高达数十万美金 。下图 1 是 Zynq UltraScale+ MPSoC 系列器件的共有结构框图。 图 1 Zynq UltraScale+ MPSoC 系列器件框图 二、 CG 系列器件 CG 系列器件 APU 为双核 A53 ,没有 Video Codec 、 GPU 、只有 16.3Gbps 高速 GTH 收发器资源。 CG 系列器件逻辑资源覆盖 103K~600K 范围,并且有不带高速收发器和 Ultra RAM 资源的 Very Low Cost 版本,封装也有 19 × 19mm A484 和 21 × 21mm A625 的小尺寸封装,是最有望能在一般应用中能用得上、用得起的系列。 CG 系列器件主要针对传感处理系统、电机和控制系统、一般的音视频系统、采集和互联系统、存储系统等领域。 三、 EG 系列器件 EG 系列不含 Video Codec ,但是逻辑规模大、高速互联资源强。该系列逻辑资源覆盖 103K~1143K , GTH 、 GTY 、 100G EMAC 、 150G Interlaken 、 PCIe Gen3 x16 资源应有尽有, Ultra RAM 和 DSP 资源也特别丰富。 因此, EG 系列的器件特别适合数据中心、云计算、 AI 、机器视觉、高性能医疗仪器等对计算能力要求高、互联通信带宽高时延小的的应用领域。 四、 EV 系列器件 EV 系列器件带 H.265/H.264 Codec 硬核资源,只有三个型号,分别是 ZU4EV ( 192K )、 ZU5EV ( 256K )和 ZU7EV ( 504K ),最小的封装是 23 × 23mm 的 C784 ,就目前来价格看,最便宜的约 $400 ,一些高端视觉应用中勉强可以接受。 该系列器件主要针对视觉领域的应用,比如态势感知( AR/ 全息等)、图像检测识别跟踪等、汽车辅助驾驶( ADAS )等高性能视觉应用。 五、 RF 系列器件 RF 系列器件有 ZU21/25/27/28/29DR 5 个型号的器件,除 ZU25DR 外,其他型号的逻辑资源均为 930K 、 Ultra RAM 均为 25Mb 、 DSP Slice 均为 4272 个,其他高速互联资源应有尽有,可以看成是 EV 系列去除 GPU 、增加 RF ADC/DAC 的版本。 RF 系列器件的 ADC 有 12bit/4.096GSPS RF-ADC w/DDC 和 12bit/2.058GSPS RF-ADC w/DDC 两个版本、 14-bit/6.554GSPS RF-DAC w/DUC 。 ZU21/28DR 还集成了 SD-FEC 。最大的目的是想要去掉中频,实现射频直采和直放。 从性能配置上看,该系列器件主要针对的是通信市场,特别是 5G 市场。当然,军民用雷达、全球定位导航系统等也是通通可以用的。 该系列器件提供扩展温度级、工业级和军品级器件,单片价格 $10000 以上,属于禁运清单产品。 六、下一篇 熊猫君最熟悉的领域是视觉和图像处理方向,接下来的连载主要是围绕一个图像处理系统应用展开,有兴趣的同行们可以加入 QQ 群 300148644 或微信公众号“ ZYNQ 分享客”讨论沟通。
相关资源
  • 所需E币: 0
    时间: 2020-9-1 22:39
    大小: 5.39MB
    上传者: Goodluck2020
    基于ZYNQ的非制冷红外热像仪设计与实现_王学敏.pdf
  • 所需E币: 0
    时间: 2020-9-7 00:41
    大小: 21.68MB
    上传者: xiaosh728
    ZYNQ扩展模块测试.zip
  • 所需E币: 2
    时间: 2020-8-9 19:49
    大小: 1.84MB
    上传者: VinayKIngle
    ZynqUltraScale+RFSoCDataSheet:DCandACSummaryTheXilinx®Zynq®UltraScale+™RFSoCsareavailablein-2and-1speedgrades,with-2Edeviceshavingthehighestperformance.The-2LEand-1LIdevicescanoperateataVCCINTvoltageat0.85Vor0.72Vandarescreenedforlowermaximumstaticpower.WhenoperatedatVCCINT=0.85V,using-2LEand-1LIdevices,thespeedspecificationfortheLdevicesisthesameasthe-2Ior-1Ispeedgrades.WhenoperatedatVCCINT=0.72V,the-2LEand-1LIperformanceandstaticanddynamicpowerisreduced.DCandACcharacteristicsarespecifiedinextended(E),industrial(I),andmilitary(M)temperatureranges.Excepttheoperatingtemperaturerangeorunlessotherwisenoted,alltheDCandACelectricalparametersarethesameforaparticularspeedgrade(thatis,thetimingcharacteristicsofa-1speedgradeextendeddevicearethesameasfora-1speedgradeindustrialdevice).However,onlyselectedspeedgradesand/ordevicesareavailableineachtemperaturerange. TheXQreferencesinthisdatasheetarespecifictothedevicesavailableinXQRuggedizedpackages.SeetheDefense-GradeUltraScaleArchitectureDataSheet:Overview(DS895)forfurtherinformationonXQDefensegradepartnumbers,packages,andorderinginformation.Allsupplyvoltageandjunctiontemperaturespecificationsarerepresentativeofworst-caseconditions.Theparametersincludedarecommontopopulardesignsandtypicalapplications.Thisdatasheet,partofanoverallsetofdocumentationontheZynqUltraScale+RFSoCs,isavailableontheXilinxwebsiteatwww.xilinx.com/documentation.
  • 所需E币: 2
    时间: 2020-8-9 19:51
    大小: 4.53MB
    上传者: VinayKIngle
    ZynqUltraScale+RFSoCRFDataConverter2.0LogiCOREIPProductGuideVivadoDesignSuite
  • 所需E币: 1
    时间: 2020-8-9 19:43
    大小: 817.64KB
    上传者: VinayKIngle
    ZynqUltraScale+RFSoCDataSheet:OverviewTheZynqUltraScale+TMRFSoCfamilyintegrateskeysubsystemsformultibandmulti-modecellularradiosandcableinfrastructure(DOCSIS)intoanSoCplatformthatcontainsfeature-rich64-bitquad-coreArmCortexTM-A53anddual-coreArmCortex-R5basedprocessingsystem.CombiningtheprocessingsystemwithUltraScaleTMarchitectureprogrammablelogicandRF-ADCS,RF-DACS,andsoft-decisionFECS,theZynqUltraScale+RFSoCfamilyiscapableofimplementingacompletesoftware-definedradioincludingdirectRFsamplingdataconverters,enablingCPRITMandgigabitEthernet-to-RFonasingle,highlyprogrammableSoC.ZynqUltraScale+RFSoCsintegrateupto16channelsofRF-ADCsandRF-DACsallwithexcellentnoisespectraldensity.TheRFdataconvertersalsoincludepowerefficientdigitaldownconverters(DDCs)anddigitalupconverters(DUCs)thatincludeprogrammableinterpolationanddecimation,NCO,andcomplexmixer.TheDDCsandDUCscanalsosupportdual-bandoperation.SeeTable1forkeyfeaturesandsamplerates.
  • 所需E币: 5
    时间: 2019-12-24 16:19
    大小: 2.68MB
    上传者: 978461154_qq
    讲演者行云流水般地描绘了Xilinx公司Allprogrammable理念,今年刚上市的Zynq处理器和Vivado平台。Xilinx不再仅仅是FPGA的领军厂商,还有高性能的处理器和强大的软件平台,帮助工程师在单一芯片平台(Zynq)实现从逻辑到计算的整体方案,并且不再需要另外转换C语言(Vivado环境),加快了设计进程,大大降低了设计门槛(Allprogrammable)。赛灵思AllProgrammableSoC技术及应用罗霖赛灵思亚太区Zynq业务发展经理andy.luo@xilinx.comCopyright2012XilinxCopyright2012Xilinx.今天给大家带来的故事赛灵思的行业领导地位赛灵思首倡的AllProgrammable设计时代全球第一个AllProgrammableSoC改变嵌入式市场格局AllProgrammableSoC的广泛应用领域让AllProgrammableSoC推动中国“智”造Copyright2012Copyright2012XilinxXilinx.今天给大家带来的故事赛灵思的行业领导地位赛灵思首倡的AllProgrammable设计时代全球第一个AllProgrammableSoC改变嵌入式市场格局AllProgrammableSoC的广泛应用领域让AllProgrammableSoC推动中国“智”造Copyright2012Copyright2012XilinxXilinx……
  • 所需E币: 3
    时间: 2019-12-24 14:23
    大小: 789.2KB
    上传者: 微风DS
    zynq原理图……
  • 所需E币: 5
    时间: 2019-12-24 14:11
    大小: 389.58KB
    上传者: 微风DS
    zedboard驱动……
  • 所需E币: 4
    时间: 2019-12-24 10:55
    大小: 4.32MB
    上传者: 16245458_qq.com
    本培训文档将通过对一个具体案例的流程进行“逐层拆解(Step-by-Step)一个设计案列”的方式,向您介绍如何利用VivadoHLS(高层次综合)配合优化综合的视频库和VivadoIP集成器,为一个特定的视频应用打造一个定制化的加速器。该设计流程可以在兼具高性能和低功耗的条件下快速地实现许多计算机视觉算法。此设计流程还可以让设计人员能够在可编程逻辑中实现高数据速率的像素级处理任务,同时在ARM核中处理那些基于帧的低数据速率的任务。下载此文档,您将了解到:·如何在Zynq-7000AllProgrammableSoC中执行OpenCV应用。·如何重构一个使用I/O功能来封装加速器的OpenCV应用。·如何在加速器功能中,通过替换为HLS综合视频库功能的方迅速加速OpenCV功能调用。·如何在ZynqZC702参考设计中迅速将VivadoHLS建立的加速器功能集成到VivadoIP集成器中。·赛灵思SmarterVision方案在计算机视觉领域的应用如何使用VivadoHLS视频库加速Zynq-7000AllProgrammablegSoCOpenCVp应用2013年9月11日Copyright2013Xilinx.OpenCV简介开源计算机视觉机)被广泛用于开发计算机视觉应用(OpenCV)(p机……
  • 所需E币: 3
    时间: 2019-12-24 10:52
    大小: 97.92KB
    上传者: 二不过三
    •硬件平台:ZC706开发板•软件工具:Vivado2013.2Step1:创建工程Step2:配置ZynqStep3:配置MIGStep4:建立IP之间的连接Step5:创建约束Step6:设计验证……
  • 所需E币: 3
    时间: 2019-12-24 09:51
    大小: 13.93MB
    上传者: givh79_163.com
    OPENCV……
  • 所需E币: 3
    时间: 2019-12-19 13:59
    大小: 1.44MB
    上传者: rdg1993
    研讨会内容简介:●什么是KVM?●探讨KVM的问题与需求●赛灵思能提供什么帮助?●后续发展方向观看线上会议:http://seminar.eepw.com.cn/seminar/show/id/348……
  • 所需E币: 3
    时间: 2019-12-24 16:59
    大小: 1.18MB
    上传者: 二不过三
    Zynq-7000EPP(XC7Z010andXC7Z020):DCandACSwitchingCharacteristics46Zynq-7000EPP(XC7Z010andXC7Z020):DCandACSwitchingCharacteristicsDS187(v1.1)June27,2012AdvanceProductSpecificationIntroductionZynq-7000EPPsareavailablein-3,-2,and-1speedAllspecificationsarerepresentativeofworst-casesupplygrades,with-3havingthehighestperformance.voltageandjunctiontemperatureconditions.TheZynq-7000EPPsDCandACcharacteristicsarespecified……
  • 所需E币: 4
    时间: 2019-12-24 16:58
    大小: 1.05MB
    上传者: 二不过三
    TheXilinx®Zynq™-7000ExtensibleProcessingPlatform(EPP)redefinesthepossibilitiesforembeddedsystems,givingsystemandsoftwarearchitectsanddevelopersaflexibleplatformtolaunchtheirnewsolutionsandtraditionalASICandASSPusersanalternativethatalignswithtoday’sprogrammableimperative.ExtensibleProcessingPlatformZynq-7000EPPPROCESSOR-CENTRICEXTENSIBLEPLATFORMSFORPOWERFUL,SCALABLE,COST-EFFICIENTEMBEDDEDDESIGNSTHEFIRSTGENERATIONOFEXTENSIBLEPROCESSINGPL……
  • 所需E币: 3
    时间: 2019-12-24 16:58
    大小: 616.86KB
    上传者: 16245458_qq.com
    Zynq-7000ExtensibleProcessingPlatform(EPP)FirstGenerationArchitectureZynq-7000EPPOverviewDS190(v1.1.1)June11,2012AdvanceProductSpecificationZynq-7000ExtensibleProcessingPlatform(EPP)FirstGenerationArchitectureTheZynq-7000familyisbasedontheXilinxExtensibleProcessingPlatform(EPP)architecture.Theseproductsintegrateafeature-richdual-coreARMCortex-A9basedprocessingsystem(PS)and28nmXilinxprogrammablelogic(PL)inasingledevice.TheARMCortex-A9CPUsaretheheartofthePSandalsoincludeon-chipmemory,externalmemoryinterfaces,andarichsetofperipheralconnectivityinterfaces.Proces……
  • 所需E币: 3
    时间: 2019-6-2 18:50
    大小: 1.85MB
    上传者: royalark_912907664
    为了实现芯片与外围设备间的通信,引入飞利浦公司开发的I2C(集成电路总线)通信总线,阐述了其工作机制和读写操作的流程,并提出一种基于FPGA(现场可编程门阵列)的I2C通信设计方案,以实现芯片与EEPROM(电擦除可编程只读存储器)之间的通信。在验证环节中,将比特流文件下载到XilinxZynq-7000开发平台中,成功验证了文章提出的I2C通信的写和读两个功能。设计符合通信要求,并且资源占用较小。
  • 所需E币: 3
    时间: 2019-5-27 21:52
    大小: 1.89MB
    上传者: royalark_912907664
    毫米波雷达是ADAS和无人驾驶产业中的核心传感器之一。针对汽车行业对成本控制的要求,减少产品中的器件种类和数量,采用ZYNQ芯片自带的AXI总线模块和DDR控制模块来充分利用原有的DDR存储器,省去昂贵的SRAM存储器进行多通道二维FFT数据传输和处理。通过实际产品应用证明该架构在512乘以128点二维数据储存上花费的时间为6.2ms,在满足实时处理要求的同时,减少了一档核心器件,节约了近10%的硬件成本。证明了该构架可以大幅增加产品的产业化竞争力。
广告