标签: 串扰

说明： 网上能搜到的硬件工程师笔试面试的题库虽然也有一些，但是有些题目太旧，也没有更新，有的答案有错误，对初入行的工程师反而有误导。因此，并产生了此题库。 此题库精选网上能搜到的绝大多数硬件工程师笔试面试题库，部分由网友提供。题库大多数提供了参考答案，供应届毕业生以及要跳槽的工程师刷题，以及学习用。此题库经过刷选，尽量挑选有价值的笔试面试题目，供大家参考。 如果各位有好的题库，也可以留言，私信提供，后续一起编排进来，方便硬件 工程师刷题用 。 1、请解释WatchDog（看门狗）的工作原理。 看门狗有两个重要信号：时钟输入和复位输出。电路工作时，CPU 送出时钟信号给看门狗，即喂狗。如果系统出现故障， CPU 无法送出连续的时钟信号，看门狗即输出复位信号给CPU，复位系统。 2、请列举三种典型的ESD 模型。 人体模型（HBM）、机器模型（MM）、带电器件模型（CDM）。 3、请问RoHS 指令限制在电子电气设备中使用哪六种有害物质？ 限制使用铅、汞、镉、六价铬、多溴联苯（PBB）和多溴二苯醚（PBDE）等六种有害物质。 4、晶体管基本放大电路有共射、共集、共基三种接法，请简述这三种基本放大电路的特点。 共射：共射放大电路具有放大电流和电压的作用，输入电阻大小居中，输出电阻较大，频带较窄，适用于一般放大。 共集：共集放大电路只有电流放大作用，输入电阻高，输出电阻低，具有电压跟随的特点，常做多级放大电路的输入级和 输出级。 共基：共基电路只有电压放大作用，输入电阻小，输出电阻和电压放大倍数与共射电路相当，高频特性好，适用于宽频带 放大电路。 5、多级放大电路的级间耦合方式有哪几种？哪种耦合方式的电路零点偏移最严重？哪种耦合方式可以实现阻抗变换？ 有三种耦合方式：直接耦合、阻容耦合、变压器耦合。直接耦合的电路零点漂移最严重，变压器耦合的电路可以实现阻抗 变换。 6、名词解释：耦合、去耦、旁路、滤波。 耦合：两个本来分开的电路之间或一个电路的两个本来相互分开的部分之间的交链。可使能量从一个电路传送到另一个电 路，或由电路的一个部分传送到另一部分。 去耦：阻止从一电路交换或反馈能量到另一电路，防止发生不可预测的反馈，影响下一级放大器或其它电路正常 工作。 旁路：将混有高频信号和低频信号的信号中的高频成分通过电子元器件（通常是电容）过滤掉，只允许低频信号 输入到下一级，而不需要高频信号进入。 滤波：滤波是将信号中特定波段频率滤除的操作，是抑制和防止干扰的一项重要措施。 7、什么是竞争与冒险？ 逻辑电路中，由于门的输入信号经过不同的延时，到达门的时间不一致，这种情况叫竞争。由于竞争而导致输出产生毛刺 （瞬间错误），这一现象叫冒险。 8、无源滤波器和有源滤波器有什么区别？ 无源滤波器由无源器件 R、L、C 组成，将其设计为某频率下极低阻抗，对相应频率谐波电流进行分流，其行为模式为提 供被动式谐波电流旁路通道。无源滤波器可分为两大类：调谐滤波器和高通滤波器。无源滤波器结构简单、成本低廉、运行可 靠性高，是应用广泛的被动式谐波治理方案。 有源滤波器由有源器件（如集成运放）和 R、C 组成，不用电感 L、体积小、重量轻。有源滤波器实际上是一种具有特定 频率响应的放大器。集成运放的开环电压增益和输入阻抗很高，输出电阻很小，构成有源滤波电路后有一定的电压放大和缓冲 作用。集成运放带宽有限，所以有源滤波器的工作频率做不高。 9、请问锁相环由哪几部分组成？ 由鉴相器、环路滤波器和压控振荡器三部分组成。 10、请问RS-232C 标准的逻辑0 和逻辑1 电压范围是多少？ RS-232C 电气标准是负逻辑，逻辑0 的电压范围是+5V~ +15V，逻辑1 的电压范围是-5V ~ -15V。-5V~+5V 为不稳定区。 37、名词解释：UART、USRT、USART。 UART：Universal Asychronous Receiver/Transmitter，通用异步接收器/发送器，能够完成异步通信。 USRT：Universal Sychronous Receiver/Transmitter，通用同步接收器/发送器，能够完成同步通信。 USART：Universal Sychronous Asychronous Receiver/Transmitter，通用同步异步接收器/发送器，能完成异步和同步通信。 11、请问串口异步通信的字符帧格式由哪几部分组成？ 由起始位、数据位、奇偶校验位和停止位四部分组成。 12、请列举您知道的差分平衡电平接口。 RS422、RS485、RJ45、CAN、USB、LVDS。 13、电磁干扰的三要素是什么？ 电磁干扰源、干扰传播路径和干扰敏感设备。 14、请解释一下什么是串扰和振铃。 串扰：串扰是指一个信号被其它信号干扰，作用原理是电磁场耦合。信号线之间的互感和互容会引起线上的噪声。容 性耦合引发耦合电流，而感性耦合引发耦合电压。 振铃：是因为信号线本身阻抗不匹配导致信号发生反射和叠加，从而使信号出现了振荡波形。 15、您所遇到的需要控制单端阻抗为50 欧姆、75 欧姆的信号有哪些？您所遇到的需要控欧姆的信号有哪些？ 一般的高频信号线均为 50 欧姆~60 欧姆。75 欧姆主要是视频信号线。USB 信号线差分阻抗为 90 欧姆，以太网差分信号 线差分阻抗为100 欧姆。RS422、RS485、CAN 差分信号的差分阻抗为120 欧姆。 16、差分线走线有两个原则：等长和等距。但在实际布线中可能无法两者都完全满足，那么请问是等长优先还是等距优先？ 应该等长优先，差分信号是以信号的上升沿和下降沿的交点作为信号变化点的，走线不等长的话会使这个交点偏移，对信 号的时序影响较大，另外还给差分信号中引入了共模的成分，降低信号的质量，增加了 EMI。小范围的不等距对差分信号影响 并不是很大，间距不一致虽然会导致差分阻抗发生变化，但因为差分对之间的耦合本身就不显著，所以阻抗变化范围也是很小 的，通常在10%以内，只相当于一个过孔造成的反射，这对信号传输不会造成明显的影响。

1、在做pcb板的时候，为了减小干扰，地线是否应该构成闭和形式？ 在做PCB板的时候 ，一般来讲都要减小回路面积，以便减少干扰，布地线的时候，也不 应布成闭合形式，而是布成树枝状较好，还有就是要尽可能增大地的面积。 2、如果仿真器用一个电源，pcb板用一个电源，这两个电源的地是否应该连在一起？ 如果可以采用分离电源当然较好，因为如此电源间不易产生干扰，但大部分设备是有具体要求的。既然仿真器和 PCB板用的是两个电源，按我的想法是不该将其共地的。 3、“机构的防护”是不是机壳的防护？ 是的。机壳要尽量严密，少用或不用导电材料，尽可能接地。 4、在芯片选择的时候是否也需要考虑芯片本身的esd问题？ 不论是双层板还是多层板，都应尽量增大地的面积。在选择芯片时要考虑芯片本身的 ESD特性，这些在芯片说明中一般都有提到，而且即使不同厂家的同一种芯片性能也会有所不同。设计时多加注意，考虑的全面一点，做出电路板的性能也会得到一定的保证。但ESD的问题仍然可能出现，因此机构的防护对ESD的防护也是相当重要的。 5、一个电路由几块pcb板构成，他们是否应该共地？ 一个电路由几块 PCB构成，多半是要求共地的，因为在一个电路中用几个电源毕竟是不太实际的。但如果你有具体的条件，可以用不同电源当然干扰会小些。 6、PCB设计中 ，如何避免串扰？ 变化的信号（例如阶跃信号）沿传输线由 A到B传播，传输线C-D上会产生耦合信号，变化的信号一旦结束也就是信号恢复到稳定的直流电平时，耦合信号也就不存在了，因此串扰仅发生在信号跳变的过程当中，并且信号沿的变化（转换率）越快，产生的串扰也就越大。（迈威科技高速PCB设计培训开班了！一线工程师讲师手把手教授，帮助学员从零开始快速学习Cadence ORCAD/Allegro 设计基础技能）空间中耦合的电磁场可以提取为无数耦合电容和耦合电感的集合，其中由耦合电容产生的串扰信号在受害网络上可以分成前向串扰和反向串扰Sc，这个两个信号极性相同；由耦合电感产生的串扰信号也分成前向串扰和反向串扰SL，这两个信号极性相反。耦合电感电容产生的前向串扰和反向串扰同时存在，并且大小几乎相等，这样，在受害网络上的前向串扰信号由于极性相反，相互抵消，反向串扰极性相同，叠加增强。 串扰分析的模式通常包括默认模式，三态模式和最坏情况模式分析。默认模式类似我们实际对串扰测试的方式，即侵害网络驱动器由翻转信号驱动，受害网络驱动器保持初始状态（高电平或低电平），然后计算串扰值。这种方式对于单向信号的串扰分析比较有效。三态模式是指侵害网络驱动器由翻转信号驱动，受害的网络的三态终端置为高阻状态，来检测串扰大小。这种方式对双向或复杂拓朴网络比较有效。最坏情况分析是指将受害网络的驱动器保持初始状态，仿真器计算所有默认侵害网络对每一个受害网络的串扰的总和。这种方式一般只对个别关键网络进行分析，因为要计算的组合太多，仿真速度比较慢。 7、PCB在出厂时如何检查是否达到了设计工艺要求？ 很多 PCB厂家在PCB加工完成出厂前，都要经过加电的网络通断测试，以确保所有联线正确。同时，越来越多的厂家也采用x光测试，检查蚀刻或层压时的一些故障。 对于贴片加工后的成品板，一般采用 ICT测试检查，这需要在PCB设计时添加ICT测试点。如果出现问题，也可以通过一种特殊的X光检查设备排除是否加工原因造成故障。 8、设计一个手持产品，带LCD，外壳为金属。测试ESD时，无法通过ICE-1000-4-2的测试，CONTACT只能通过1100V，AIR可以通过6000V。ESD耦合测试时，水平只能可以通过3000V，垂直可以通过4000V测试。CPU主频为33MHZ。有什么方法可以通过ESD测试？ 手持产品又是金属外壳， ESD的问题一定比较明显，LCD也恐怕会出现较多的不良现象。如果没办法改变现有的金属材质，则建议在机构内部加上防电材料，加强PCB的地，同时想办法让LCD接地。当然，如何操作要看具体情况。 9、设计一个含有DSP，PLD的系统，该从那些方面考虑ESD？ 就一般的系统来讲，主要应考虑人体直接接触的部分，在电路上以及机构上进行适当的保护。至于 ESD会对系统造成多大的影响，那还要依不同情况而定。干燥的环境下，ESD现象会比较严重，较敏感精细的系统，ESD的影响也会相对明显。虽然大的系统有时ESD影响并不明显，但设计时还是要多加注意，尽量防患于未然。 1 0、在一块12层PCb板上，有三个电源层2.2v，3.3v,5v，将三个电源各作在一层，地线该如何处理？ 一般说来，三个电源分别做在三层，对信号质量比较好。因为不大可能出现信号跨平面层分割现象。跨分割是影响信号质量很关键的一个因素，而仿真软件一般都忽略了它。 对于电源层和地层，对高频信号来说都是等效的。在实际中，除了考虑信号质量外，电源平面耦合 (利用相邻地平面降低电源平面交流阻抗)，层叠对称，都是需要考虑的因素。

1、如果仿真器用一个电源，pcb板用一个电源，这两个电源的地是否应该连在一起？ 如果可以采用分离电源当然较好，因为如此电源间不易产生干扰，但大部分设备是有具体要求的。既然仿真器和 PCB板用的是两个电源，按我的想法是不该将其共地的。 2、PCB在出厂时如何检查是否达到了设计工艺要求？ 很多 PCB厂家在PCB加工完成出厂前，都要经过加电的网络通断测试，以确保所有联线正确。同时，越来越多的厂家也采用x光测试，检查蚀刻或层压时的一些故障。 对于贴片加工后的成品板，一般采用 ICT测试检查，这需要在PCB设计时添加ICT测试点。如果出现问题，也可以通过一种特殊的X光检查设备排除是否加工原因造成故障。 3、在一块12层PCb板上，有三个电源层2.2v，3.3v,5v，将三个电源各作在一层，地线该如何处理？ 一般说来，三个电源分别做在三层，对信号质量比较好。因为不大可能出现信号跨平面层分割现象。跨分割是影响信号质量很关键的一个因素，而仿真软件一般都忽略了它。 对于电源层和地层，对高频信号来说都是等效的。在实际中，除了考虑信号质量外，电源平面耦合 (利用相邻地平面降低电源平面交流阻抗)，层叠对称，都是需要考虑的因素。 4、PCB设计中，如何避免串扰？ 变化的信号（例如阶跃信号）沿传输线由 A到B传播，传输线C-D上会产生耦合信号，变化的信号一旦结束也就是信号恢复到稳定的直流电平时，耦合信号也就不存在了，因此串扰仅发生在信号跳变的过程当中，并且信号沿的变化（转换率）越快，产生的串扰也就越大。空间中耦合的电磁场可以提取为无数耦合电容和耦合电感的集合，其中由耦合电容产生的串扰信号在受害网络上可以分成前向串扰和反向串扰Sc，这个两个信号极性相同；由耦合电感产生的串扰信号也分成前向串扰和反向串扰SL，这两个信号极性相反。耦合电感电容产生的前向串扰和反向串扰同时存在，并且大小几乎相等，这样，在受害网络上的前向串扰信号由于极性相反，相互抵消，反向串扰极性相同，叠加增强。 串扰分析的模式通常包括默认模式，三态模式和最坏情况模式分析。默认模式类似我们实际对串扰测试的方式，即侵害网络驱动器由翻转信号驱动，受害网络驱动器保持初始状态（高电平或低电平），然后计算串扰值。这种方式对于单向信号的串扰分析比较有效。三态模式是指侵害网络驱动器由翻转信号驱动，受害的网络的三态终端置为高阻状态，来检测串扰大小。这种方式对双向或复杂拓朴网络比较有效。最坏情况分析是指将受害网络的驱动器保持初始状态，仿真器计算所有默认侵害网络对每一个受害网络的串扰的总和。这种方式一般只对个别关键网络进行分析，因为要计算的组合太多，仿真速度比较慢。 5、“机构的防护”是不是机壳的防护？ 是的。机壳要尽量严密，少用或不用导电材料，尽可能接地。 6、一个电路由几块pcb板构成，他们是否应该共地？ 一个电路由几块 PCB构成，多半是要求共地的，因为在一个电路中用几个电源毕竟是不太实际的。但如果你有具体的条件，可以用不同电源当然干扰会小些。 7、设计一个含有DSP，PLD的系统，该从那些方面考虑ESD？ 就一般的系统来讲，主要应考虑人体直接接触的部分，在电路上以及机构上进行适当的保护。至于 ESD会对系统造成多大的影响，那还要依不同情况而定。干燥的环境下，ESD现象会比较严重，较敏感精细的系统，ESD的影响也会相对明显。虽然大的系统有时ESD影响并不明显，但设计时还是要多加注意，尽量防患于未然。 8、在芯片选择的时候是否也需要考虑芯片本身的esd问题？ 不论是双层板还是多层板，都应尽量增大地的面积。在选择芯片时要考虑芯片本身的 ESD特性，这些在芯片说明中一般都有提到，而且即使不同厂家的同一种芯片性能也会有所不同。设计时多加注意，考虑的全面一点，做出电路板的性能也会得到一定的保证。但ESD的问题仍然可能出现，因此机构的防护对ESD的防护也是相当重要的。 9、在做pcb板的时候，为了减小干扰，地线是否应该构成闭和形式？ 在做 PCB板的时候，一般来讲都要减小回路面积，以便减少干扰，布地线的时候，也不 应布成闭合形式，而是布成树枝状较好，还有就是要尽可能增大地的面积。 1 0、设计一个手持产品，带LCD，外壳为金属。测试ESD时，无法通过ICE-1000-4-2的测试，CONTACT只能通过1100V，AIR可以通过6000V。ESD耦合测试时，水平只能可以通过3000V，垂直可以通过4000V测试。CPU主频为33MHZ。有什么方法可以通过ESD测试？ 手持产品又是金属外壳， ESD的问题一定比较明显，LCD也恐怕会出现较多的不良现象。如果没办法改变现有的金属材质，则建议在机构内部加上防电材料，加强PCB的地，同时想办法让LCD接地。当然，如何操作要看具体情况

作者：一博科技SI工程师陈德恒 3. 仿真实例      在ADS软件中构建如下电路：                                                                       图2       图2为微带线的近端串扰仿真图，经过Allegro中的Transmission line Calculators软件对其叠板结构与线宽进行测试使其传输线的的特征阻抗为50ohm（见图3），并在在信号驱动侧串联50ohm的电阻消除源端反射，在负载端（信号接收端）用3000ohm来表征其高输入阻抗的特性。                                  微带线线宽为6mil，电解质常数为4.2，介质高度为3.5mil。                                                                            图3                                                                            图4       图4为带状线的近端串扰仿真图，经过Allegro中的Transmission line Calculators软件对其叠板结构与线宽进行测试使其传输线的的特征阻抗为50ohm（见图5），并在在信号驱动侧串联50ohm的电阻消除源端反射，在负载端（信号接收端）用3000ohm来表征其高输入阻抗的特性。                                  带状线线宽为6mil，电解质常数为4.2，与两侧间距同为8mil。                                                                       图5                                                               图6       图6中四个电路分别为微带线的近端串扰，微带线的远端串扰，带状线的近端串扰，带状线的远端串扰。红色为攻击线上信号，蓝色为静态线串扰。我们将线长定为2000mil，上升时间为RT （RT为信号从vlow-vhigh跳变20%-80%的时间，单位ns，整个vlow-vhigh跳变时间Rise=2.25*RT，本文中vlow=0V vhigh=1V），线宽都为6mil，线间距为12mil，满足3W原则。图7为当RT=0.3ns 各个电路的串扰图形。攻击线1V的驱动信号，受害线中微带线最大近端串扰为11mv，微带线最大远端串扰为12mv，带状线最大近端串扰为20mv，带状线最大远端串扰为20mv。                                                                   图7      我们以RT为变量，从RT=0.1ns到RT=1ns对电路进行仿真。结果如图8：                                                                  图8       Xtalk_m_n为微带线的近端串扰与输出电压的比值的最大值，Xtalk_m_f为微带线的远端串扰与输出电压的比值的最大值，Xtalk_s_n为带状线的近端串扰与输出电压的比值的最大值，Xtalk_s_f为带状线的近端串扰与输出电压的比值的最大值，其中带状线的串扰较大，但是当上升时间为0.1nsec时串扰最大也不超过2.5%，说明3W原则的实用性。      现在我们将其线宽不变，线距变成6mil，不满足3W规则，同样我们以RT为变量，从RT=0.1ns到RT=1ns对电路进行仿真。结果如图9：      图9        从图上看出传输线上的串扰明显变大，但上升时间在1nsec时串扰同样低于3%。        传输线上的串扰不止跟上升时间与线间距有关系，与线长同样有关系。我们让RT=0.3ns，线宽为6mil，线距同样为6mil，以线长为L mil，以L为变量，从L=1000mil到L=3000mil对其仿真，结果如下（图10）：          图10        由图10可知传输线的长度对信号的串扰影响也是非常大的，并且有饱和现象。        图11        图11为RT=0.3ns，L=2000mil，线间距从3mil变化至12mil时串扰的变化。 4. 结论      在实际的工程操作中，高速信号线一般很难调节其信号的上升时间，为了减少串扰，我们应该尽量满足3W原则，当然如果能约束布线的长度，很多时候会更容易满足信号完整性的要求。以下的结论基于源端匹配比较好，接收端阻抗较大的情况。      1.带状线在线宽与线距相等时，饱和时串扰率约为7%。      2.微带线在线宽与间距相等时，饱和时串扰率约为4%。      3.两线之间中心距变成x倍,串扰率变成1⁄x^2 。      4.饱和长度约为RT*v。在饱和长度之前，有（串扰率）/（饱和时串扰率）=（耦合长度L）/（RT*v）。      5.同组信号的串扰叠加在上升/下降沿上，影响较小。不同组信号的串扰可能造成信号的振铃等，影响较大。      6.时钟信号对串扰较为敏感，高速串行信号的时钟通常合并在信号中一起发送，串扰引起的抖动对接收的信号影响非常大，要特别注意。      以上的结论为一个量化估值，具体情况需要具体分析，不同信号对于串扰的敏感程度不一样，实际的上升时间也需要根据模型来定，除了靠经验之外，仿真也能帮助我们更精确的判断串扰。     相关文章： PCB设计与串扰-真实世界的串扰(上)  

作者：一博科技SI工程师陈德恒   摘要：      随着电子设计领域的高速发展，产品越来越小，速率越来越高，信号完整性越来越成为一个硬件工程师需要考虑的问题。串扰，阻抗匹配等词汇也成为了硬件工程师的口头禅。电路板尺寸变小，成本要求提高，电路板层数变少，使得布线密度越来越大，串扰的问题也就越发严重。本文从3W规则，串扰理论，仿真验证几个方面对真实世界中的串扰控制进行量化分析。 关键词：      3W，串扰理论，仿真验证，量化分析 引言：      信号频率升高，上升沿越来越陡，电路板尺寸越来越小，成本要求越来越高，是当今电子设计的趋势。尤其在消费类电子产品上，基本都是四层或者六层板，除去必要的电源地平面，其他层密密麻麻全走着信号。串扰也成为了一个最常见的问题。串扰的危害巨大，直接影响着信号是否能够正确的接收。对于串扰，业内通常有3W规则的说法，只要走线没有达到3W，就会引起一些硬件工程师的恐慌。是否一定要3W？如何去尽量的避免串扰？对串扰有一个量化的概念将会让我们的设计更加有把握。 1.  3W规则      在PCB设计中为了减少线间串扰，应保证线间距足够大，当线中心间距不少于3倍线宽时，则可保持大部分电场不互相干扰，这就是3W规则。如（图1）所示。                                                                         图1      3W规则只是一个笼统的规则，在实际的PCB设计中，若死板地按照3W规则来设计会导致成本的增加。      无法满足3W规则时，可以通过对串扰的量化的理解，来改变一些其他的参数保持信号完整性。 2.  串扰理论      当信号沿传输线传播时，信号路径和返回路径之间将产生电力线；围绕在信号路径和返回路径周围也有磁力线圈。这些场并不是被封闭在信号路径和返回路径之间的空间内。相反，它们会延伸到周围的空间。我们把这些延伸出去的场称为边缘场。这些边缘场将会通过互容与互感转化为另一条线上的能量。而串扰的本质，其实就是传输线之间的互容与互感。 2.1 容性耦合     容性耦合示意图如下（图2）：                                                                       图2      容性耦合电流为：                                                                       式1      其中Cm为一个上升沿所覆盖的传输线长度的电感，V为信号幅值。                                         式2      其中Cml为分布电容（单位长度电容），v为传输速度，RT为上升时间。                         式3 2.2 感性耦合     感性耦合示意图如下（图3）：                                                                图3      感性耦合电压为：                               式4 2.3 近端串扰与远端串扰      由静态线耦合到动态线上的串扰分成两部分，一部分往与信号方向相同，传至接收端方向，我们把它叫做远端串扰或者前向串扰。另一部分与信号方向相反，传至发送端方向，我们把它叫做近端串扰或者后向串扰。      如下图（图4）所示：                                                                    图4      后向串扰幅值不增加，持续时间随着耦合长度增加而增加。前向串扰时间与信号同时传播，幅度随着耦合长度增加而增加，最终达到饱和。 2.4 饱和时间      当一个完整的上升（下降）延完成时，近端串扰饱和。近端串扰饱和时间为信号的上升时间RT，所以近端串扰饱和长度为RT*v。      理想条件下，微带线的远端串扰在幅值达到信号幅值的1/2时饱和。带状线没有远端串扰。      这个RT*V大概是个什么样的概念呢？我们知道，在普通的FR4材料中，我们的V大约为6in/ns。通常我们DDR3跑1066Gbp/s信号的上升时间在0.1ns左右（可以根据上升时间等于十分之一的信号周期来估算信号的上升时间）。也就是说，当耦合长度达到600mil时，噪声才会饱和。在实际走线中，由于一些容性因素，会将上升时间拉的更长。在耦合长度达到饱和长度之前，噪声大小与耦合长度成正比。继续以DDR3，1066Gbp/s的信号为例，若达到饱和长度时的噪声为80mV，则在300mil时的耦合噪声为40mV。 2.5 串扰与阻抗      我们通常控制阻抗的方法是改变走线与参考平面之间的距离，或者调整线宽。若线间距与线宽比例保持不变的话。有一个很有趣的事实，为了控制阻抗，我们如果减小了走线与参考平面之间的距离的话，必须同时减小线宽。减小与平面之间的间距串扰将减小，而减小线宽串扰将增加。不管层叠线宽介电常数如何调整，串扰和阻抗正相关。阻抗变小，串扰也变小，阻抗变大串扰也将变大。      本文所有的量化数据全部基于阻抗为50ohms时的仿真，并且在任何时候，只要阻抗不变，串扰都可以通过这些数据去做出估值。