标签: 布局

在阅读了《高速PCB设计经验规则应用实践》后，对于PCB设计的布局经验有了更为深入和系统的理解。该书不仅详细阐述了高速PCB设计中的经验法则，还通过实际案例和理论分析，让读者能够更好地掌握这些法则并将其应用于实际工作中。布局是走线的基础，预先的规划再到叠层的选择，电源和地的分配，信号网络的走线等等，对布局方面也是非常的关注。 布局规划的重要性： 在PCB设计中，布局规划是至关重要的一步。它直接影响到后续布线的难易程度、信号完整性以及电磁兼容性等方面。因此，在进行元件布局之前，我们必须对PCB的平面空间做出一个分区布置规划。这一步骤要求我们不仅要了解PCB的尺寸和形状，还要根据电路的功能需求和信号流向，合理划分各个功能区域，如模拟电路区、数字电路区、射频电路区等。通过预先规划，我们可以避免在布线阶段出现过多的交叉和重叠，从而提高布线的效率和质量。 叠层布局的经验： 在高速PCB设计中，叠层布局是影响信号完整性和电磁兼容性的关键因素之一。合理的叠层布局可以有效地减小信号间的串扰和损耗，提高信号的传输质量。在选择叠层结构时，我们需要考虑多种因素，如信号的传输速率、介质材料的介电常数、阻抗控制等。此外，为了减小电磁辐射和干扰，我们通常会在电源平面和地平面之间设置一定的间距，并采用适当的屏蔽措施。 例如四层板的SGPS方案： 这种布线方式实现了信号层与地平面、信号层和电源层的紧密耦合。 电源与地的布局： 电源与地的布局也是高速PCB设计中的重要环节。在布局时，我们需要确保电源和地的分布均匀，避免出现电源或地线的过度集中或稀疏。同时，为了减小电源噪声和地线反弹等问题，我们还可以采用去耦电容、滤波电感等元件来抑制电源波动和干扰。此外，在布局过程中，我们还需要注意电源和地线的线宽和间距，以确保它们能够满足电流和电压的需求，并减小信号的损耗和干扰。 串扰损耗的应对策略： 串扰损耗是高速PCB设计中常见的问题之一。它主要是由于信号线之间的电磁耦合作用而产生的。为了减小串扰损耗，我们可以采用多种方法，如增加信号线之间的间距、使用屏蔽线或差分线等。此外，在布线过程中，我们还需要注意信号的传输方向和路径，避免信号线的交叉和重叠。通过合理的布局和布线，我们可以有效地减小串扰损耗，提高信号的传输质量和稳定性。 通过阅读《高速PCB设计经验规则应用实践》，更加深刻认识到布局经验在高速PCB设计中的重要性。合理的布局规划、叠层布局、电源与地的布局以及串扰损耗的应对策略等经验法则都是我们在实际工作中需要不断学习和掌握的关键技能。这些经验法则不仅能够帮助我们提高PCB设计的效率和质量，还能够为我们解决设计过程中的难题提供有力的支持。 当然布局只是本书中关于PCB的高速设计的一个大方面，还根据实际经验对常遇到的特殊电路进行了分析，例如DCDC电路，BGA电路，ADC电路等等，针对特定的电路进行了独特的见解分析，还有我们在实际工作中不太关注的材料特性，这些都为高速PCB产生着重大的影响。

PCB设计 90%在器件布局，10%在布线 ，如果PCB设计得好，可以起到事半功倍的效果，也可以提高PCB的电气特性。 比如若想要提高工作效率，则需要注意走线的空间，防止因空间不足而重新走线;或者不想在焊板时发现无法焊接，则需要注意元器件之间的摆放位置和考虑板边距离等因素;以及如果想要一块看上去好看又好调试的PCB板，就更加需要注重PCB的整体布局问题。这些都要 提前做好规划，才能使PCB板达到对称、整洁、美观 的效果。 当然，同一个电路图，100个电子工程师会有1000种布线方案，因为设计电路板也是艺术创作的一个过程，不同的人眼中也有不同的美学标准，所以我们 不定义固定的PCB布局走线标准 ，但是给大家 提供一个基本的思路 ，设计者们可以根据这些，设计出自己心中最美的PCB板。 PCB布局的技巧 1、弄清电路板物理限制 摆放元器件之前，先确定电路板的安装孔、边缘接插件的位置以及电路板的机械尺寸限制。 2、弄清电路板制作工艺 电路的组装工艺和测试流程、是否需要对PCB V型切槽预留空间、元器件焊接工艺等。 3、给集成芯片留下喘气空间 摆放元器件时，尽可能在它们之间留下至少350mil的距离，对于引脚多的芯片，留的空间需要更大。 4、相同器件方向一致 对于相同的器件，尽可能保持一致队形。便于后期电路板的组装、检查和测试，且保证焊点一致高。 5、减少引线交叉 通过调整器件位置和方向，减少引线交叉。可以为后面布线节省大量的精力。 6、先摆放电路边缘器件 对于因受机械限制而无法任意移动的器件，要先进行摆放，比如电路板上的外部接插件、开关、USB端口等。 7、避免器件之间冲突 绝对避免为了在小的电路板中布线而将器件的焊盘重叠共用，或使得器件边缘重叠，最好在所有器件之间保持40mil的距离。 8、将器件尽量放在同一面 电路板上的器件是通过自动器件摆放机器完成，器件只在一面，生产PCB过程只需要一遍即可，否则就需要两次器件摆放，浪费生产时间也浪费成本。 9、保持芯片管脚和器件极性一致 电路板上元器件的极性和方向凌乱的话，对于成功焊接电路板有阻碍。 10、器件位置与原理图上相似 设计原理图时，就已经优化了器件之间的位置关系(连线最短、交叉最少)，所以按照原理图上器件位置来摆放PCB器件会更合理。 PCB布线的规则 1、走线的方向控制规则 即相邻层的走线方向成正交结构。避免将不同的信号线在相邻层走成同一方向，以减少不必要的层间窜扰;当由于板结构限制(如某些背板)难以避免出现该情况，特别是信号速率较高时，应考虑用地平面隔离各布线层，用地信号线隔离各信号线。 2、走线的开环检查规则 一般不允许出现一端浮空的布线(Dangling Line)， 主要是为了避免产生"天线效应"，减少不必要的干扰辐射和接受，否则可能带来不可预知的结果。 3、阻抗匹配检查规则 同一网络的布线宽度应保持一致，线宽的变化会造成线路特性阻抗的不均匀，当传输的速度较高时会产生反射，在设计中应该尽量避免这种情况。 4、走线长度控制规则 即短线规则，在设计时应该尽量让布线长度尽量短，以减少由于走线过长带来的干扰问题，特别是一些重要信号线，如时钟线，务必将其振荡器放在离器件很近的地方。 5、倒角规则 PCB设计中应避免产生锐角和直角， 产生不必要的辐射，同时工艺性能也不好。 6、器件去耦规则 在印制版上增加必要的去耦电容，滤除电源上的干扰信号，使电源信号稳定。 7、地线回路规则 环路最小规则，即信号线与其回路构成的环面积要尽可能小，环面积越小，对外的辐射越少，接收外界的干扰也越小。 8、电源与地线层的完整性规则 对于导通孔密集的区域，要注意避免孔在电源和地层的挖空区域相互连接，形成对平面层的分割，从而破坏平面层的完整性，并进而导致信号线在地层的回路面积增大。 9、屏蔽保护 对应地线回路规则，实际上也是为了尽量减小信号的回路面积，多见于一些比较重要的信号，如时钟信号，同步信号。 10、走线闭环检查规则 防止信号线在不同层间形成自环。在多层板设计中容易发生此类问题， 自环将引起辐射干扰。 11、孤立铜区控制规则 孤立铜区的出现， 将带来一些不可预知的问题， 因此将孤立铜区与别的信号相接， 有助于改善信号质量，通常是将孤立铜区接地或删除。 搜索 “华秋PCB” 了解更多 PCB 电路相关知识。

SMT贴片加工逐步往高密度、细间距的设计发展，元器件的最小间距设计，需考虑SMT厂家的经验和工艺完善程度。元器件最小间距的设计，除了保证SMT焊盘间安全距离外，还应考虑元器件的可维护性。 器件布局时保证安全间距 1、安全距离跟钢网扩口有关，钢网开孔过大、钢网厚度过大、钢网张力不够钢网变形，都会存在焊接偏位，导致元器件连锡短路。 2、在工作中比如手焊、选择焊、工装、返修、检查、测试、组装等的操作空间，对距离也有要求。 3、片式器件之间的间隔大小与焊盘设计有关，如果焊盘不伸出元器件封装体，则焊膏会沿元器件端焊接面向上爬，元器件越薄越容易桥连短路。 4、元器件之间的间距安全值并不是绝对值，因制造设备不一样，组装的制成能力有差别，安全值可定义为严重性、可能性、安全性。 器件布局不合理的缺陷 元器件在PCB上的正确安装布局，是降低焊接缺陷的极重要一环，元器件布局时，应尽量远离挠度很大的区域和高应力区，分布应尽可能均匀，特别是对热容量较大的元器件，应尽量避免采用过大尺寸的PCB，以防止翘曲，布局设计不良将直接影响PCBA的可组装性和可靠性。 1、连接器距离太近 连接器一般都是比较高的元器件，在布局时间距靠的太近，组装后挨在一起间距太小，不具备可返修性。 2、不同器件的距离 在SMT时，因器件间距小易发生桥接现象，不同器件桥连多发生于0.5mm及以下的间距，因其间距较小，故钢网模板设计不当或印刷稍有疏漏就极易产生桥连，且元器件间距太小，存在短路风险。 3、两个大器件组装 厚度较大的两个元器件紧密排在一起，会造成贴片机在贴装第二个元器件时，碰到前面已贴的元器件，检测到危险后造成机器自动断电。 4、大器件下的小器件 大型元器件下面放置小型元器件，会造成无法返修的后果，例如数码管底下有电阻，会给返修造成困难，返修时必须先拆数码管才能维修，还有可能造成数码管损坏。 器件距离过近导致短路案例 问题描述 某产品在SMT贴片生产时，发现电容C117与C118物料距离小于0.25mm，SMT贴片生产有连锡短路的现象。 问题影响 造成产品短路，影响产品功能;如果要改善需要进行改板，将电容的间距加大，同时影响产品开发周期。 问题延伸 间距太近会造成明显的连锡短路，如果间距不是特别近，连锡短路不明显，就会存在安全隐患，产品在用户使用时出现短路问题，造成的损失是不可想象的。 检测器件间距的重要性 以上分享了很多关于器件布局不当，而引发的生产问题，下面分享一个可以一键解决这些问题的工具：华秋DFM软件，可以提前检测元器件布局的安全间距，避免存在可组装性问题。 华秋DFM的组装分析功能中含有元器件间距的检测项，对于不同的器件有不同的检测规则，基本能够满足大部分SMT组装生产的间距需求。 在设计完成后，使用华秋DFM软件分析，可为避免设计的产品，在组装时出现可焊性异常等问题提，从而提高生产周期效率，并节约开发成本。 有需要可以访问华秋DFM官网下载体验。

一 、 什么是 THD ？ THD指总谐波失真。谐波失真是指输出信号比输入信号多出的谐波成分。谐波失真是系统不完全线性造成的。所有附加谐波电平之和称为总谐波失真。总谐波失真与频率有关。一般说来，1000Hz频率处的总谐波失真最小，因此不少产品均以该频率的失真作为它的指标。 二 、 THD布局通用要求 1. 除结构有特别要求之外，都必须放置在正面。 2. 相邻器件本体之间的距离 ≥20mil。 三 、 通用波峰焊布局要求 1. 优选引脚间距 (pitch)≥2.0mm，焊盘边缘间距≥40mil的器件。 2. 在器件本体不相互干涉的前提下，相邻器件焊盘边缘间距满足 ≥40mil。 3. THD每排引脚数较多时，以焊盘排列方向平行于进板方向布置器件。 4. 当布局上有特殊要求时，焊盘排列方向与进板方向垂直时，应在焊盘设计上采取适当措施提高工艺窗口，如椭圆焊盘的应用。 当相邻焊盘边缘间距为 0.6mm-1.0mm(24-40mil)时，推荐采用椭圆形焊盘或加偷锡焊盘。 四、 选择性波峰焊的布局要求 1. 需要单个处理的焊点的中心周边 5.0mm 区域内不应布置其他焊点或SMT器件。 2. 需要焊接的单排多引脚穿孔器件引脚中心距不小于 1.27mm，距离焊点中心3.0mm区域内不能布置其他焊点或SMT器件。 3. 满足焊盘边缘距离 ≥0.6mm，对1.27mm间距器件，焊盘需要盖绿油或作无焊盘设计。 4. 如果需要焊接的单排多引脚穿孔器件只有一侧布置有 SMT器件和焊盘时，则不同的器件排布方向其加工能力不同，当器件平行于待焊点布置时，最小可加工焊盘边缘间距为2.0mm，如果器件垂直待焊点布置时，最小可加工焊盘边缘间距为1.0mm。 5. 需要焊接的多排穿孔器件引脚中心距 ≥1.27mm的，距离焊点中心3.0mm区域内不能布置其他焊点或SMT器件。 搜索 “华秋 PCB” 了解更多 PCB 电路相关资料资讯。

电子元器件在PCB板上的 合理布局 ，是 减少焊接缺点 的极重要一环！元器件要尽可能避开挠度值非常大的区域和高内应力区，布局应尽量匀称。 为了最大程度的 利用电路板空间 ，相信很多做设计的小伙伴，会尽可能把元器件 靠板的边缘放置 ，但其实这样的作法，会给生产和PCBA组装带来很大的难度， 甚至导致 无法焊接组装 哦！ 今天就跟大家详细聊聊板边器件布局的相关问题吧~ 板边器件布局危害 01 成型板边铣板 元器件放置太靠近板边，在成型铣板时会铣掉元器件的焊盘，一般焊盘距边缘的距离需 大于0.2mm以上 ，否则板边器件的焊盘被铣掉了后面组装无法焊接元器件。 02 成型板边V-CUT 如果板边是拼版V-CUT的，元器件离板边还需更远一些，因为V-CUT刀从板中间过刀一般元器件离V-CUT的板边要 在0.4mm以上 ，否则V-CUT刀会伤到焊盘，导致元器件无法焊接。 03 元器件干涉设备 设计时元器件布局太靠近板边缘，在组装元器件时可能会 干扰自动组装设备 的运行，例如波峰焊或回流焊机器设备。 04 设备撞坏元器件 元器件越靠近板边，元器件对组装设备的潜在干扰就越大，比如大型电解电容器之类的元器件，因 电解电容元器件比较高 ，这类元器件应比其他元器件更远离电路板边缘放置。 05 分板损坏元器件 在产品组装完成以后，拼版的产品需进行脱板分离，在分离时，过于靠近边缘的元器件可能会损坏，这种损坏可能是 间歇性 的，很难发现和调试。