标签: 调制信号

基于DSP的数字调制信号神经网络识别算法

超窄带调制信号的特殊滤波分析与仿真

MPSK调制与解调VHDL程序与仿真8.14MPSK调制与解调VHDL程序与仿真2.MPSK调制程序及注释--文件名：PL_MPSK--功能：基于VHDL硬件描述语言，对基带信号进行MPSK调制（这里M=4）--说明：调制信号说明如表8.14.2所示。表8.14.2调制信号说明|信号yy|载波相位|载波波形|载波符号||“00”|0°|[pic]|f3||“01”|90°|[pic]|f2||“10”|180°|[pic]|f1||“11”|270°|[pic]|f0|--最后修改日期：2004.2.14libraryieee;useieee.std_logic_arith.all;useieee.std_logic_1164.all;useieee.std_logic_unsigned.all;entityPL_MPSKisport(clk:instd_logic;--系统时钟start:instd_logic;--开始调制信号x:instd_logic;--基带信号y:outstd_logic);--调制信号endPL_MPSK;……

MFSK调制VHDL程序及仿真8.13MFSK调制VHDL程序及仿真--文件名：PL_MFSK--功能：基于VHDL硬件描述语言，完成对基带信号的MFSK调制--说明：这里MFSK的M为4--最后修改日期：2004.2.13libraryieee;useieee.std_logic_arith.all;useieee.std_logic_1164.all;useieee.std_logic_unsigned.all;entityPL_MFSKisport(clk:instd_logic;--系统时钟start:instd_logic;--开始调制信号x:instd_logic;--基带信号y:outstd_logic);--调制信号endPL_MFSK;architecturebehavofPL_MFSKissignalq:integerrange0to15;--计数器signalf:std_logic_vector(3downto0);--分频器signalxx:std_logic_vector(1downto0);--寄存输入信号x的2位寄存器signalyy:std_logic_vector(1downto0);--寄存xx信号的寄存器beginprocess(clk)--此进程过对clk进行分频，得到4种载波信号f3、f2、f1、f0。beginifclk'eventandclk='1'thenifstart='0'thenf

PSK调制与解调VHDL程序及仿真8.11.6CPSK调制VHDL程序及仿真1.CPSK调制VHDL程序--文件名：PL_CPSK--功能：基于VHDL硬件描述语言，对基带信号进行调制--最后修改日期：2004.3.16libraryieee;useieee.std_logic_arith.all;useieee.std_logic_1164.all;useieee.std_logic_unsigned.all;entityPL_CPSKisport(clk:instd_logic;--系统时钟start:instd_logic;--开始调制信号x:instd_logic;--基带信号y:outstd_logic);--已调制输出信号endPL_CPSK;architecturebehavofPL_CPSKissignalq:std_logic_vector(1downto0);--2位计数器signalf1,f2:std_logic;--载波信号beginprocess(clk)--此进程主要是产生两重载波信号f1，f2beginifclk'eventandclk='1'thenifstart='0'thenqelsifqelsifq="11"thenf1elsef1