原创 LTspice导入其它厂家器件现有的spice模型

2020-3-31 11:38 1453 27 7 分类: 模拟 文集: 模拟电子
最近在使用LTspice仿真由三极管搭建的放大电路,在选用罗姆的三极管2SC4083的时候,从罗姆的官网下载了其spice模型文件,这个文件后缀是lib。这里介绍一种方法导入我下载到的lib文件,该lib文件可以使用文本方式打开,里面的内容如下:
  1. * Q2SC4083 NPN BJT model
  2. * Date: 2006/11/27
  3. .MODEL Q2SC4083 NPN
  4. + IS=1.0000E-15
  5. + BF=93.539
  6. + VAF=100
  7. + IKF=31.168E-3
  8. + ISE=175.74E-15
  9. + NE=2.2255
  10. + BR=4.1981
  11. + VAR=100
  12. + IKR=1.5983
  13. + ISC=25.314E-15
  14. + NC=1.5008
  15. + NK=.20045
  16. + RB=10
  17. + RC=3.8727
  18. + CJE=2.3961E-12
  19. + MJE=.21324
  20. + CJC=1.1921E-12
  21. + MJC=.1498
  22. + TF=34.367E-12
  23. + XTF=26.703
  24. + VTF=21.035
  25. + ITF=.73447
  26. + TR=45.521E-9
  27. + XTB=1.5000

可以看到在上述spice模型文件中没有“.SUBCKT”语句,在网上介绍的一些方法中有一种方法,就是可以通过LTspice直接打开模型文件,然后鼠标右键单击“.SUBCKT”语句后面的器件名称来创建模块(即调出“Create Symbol”命令)。这个器件的spise模型没有这个语句,我试过没法通过这个方法来导入模型;当然,也可以手动添加“.SUBCKT”语句,只是如果不熟悉语法的话,担心出错。所以采取另外一种方法。
第一步:如图所示,点击Spice Directive按钮,即“.op”图标

第二步:如上图所示,将上述Spice模型文本文件所有内容拷贝到文本窗口;拷贝后的情况如下图所示

第三步:点击上图“OK”按钮,将文件黏贴在纸面上(即原理图上),如下图所示。

第四步:点击元件按钮(即Component按钮),如下图所示,随便选择一个三极管放置在纸面(原理图)上。

第五步:将添加进来的三极管名字修改成上述导入的三极管的名字即可(这里是Q2SC4083).

最终完成导入的三极管如下图所示:

如果电路图里有多个这样的三极管,应该是导入一次,将所有使用改模型的三极管修改成导入模型的名字即可,如下图所示:



作者: coyoo, 来源:面包板社区

链接: https://mbb.eet-china.com/blog/uid-me-1010859.html

版权声明:本文为博主原创,未经本人允许,禁止转载!

文章评论0条评论)

登录后参与讨论
相关推荐阅读
coyoo 2020-04-13 15:19
用SI9000控制阻抗,并得出各种叠层走线参数
1、差分表层(1B)2、差分内层(1B2A)3、差分内层(2B1A)4、单端表层(1B)5、单端内层(1B2A)6、单端内层(2B1A)7、未命名...
coyoo 2020-04-01 15:29
中国进出口商品运输路线图-2011年
试试翻转下:...
coyoo 2020-03-20 14:54
共基极放大器,共基极放大器放大电路 (转)
共基极放大器,共基极放大器放大电路 交流信号电压叠加在直流电压上,使晶体管基极、发射极之间的正向电压发生变化,通过晶体管的控制作用,使集电极电流有更大的变化,它的变量在集电极电阻上产生大的电压变量,...
coyoo 2019-10-31 17:09
FPGA Based TDC的编码器
编码方法: 顺序查找:利用for循环,从tc的第0位依次遍历到第一个0-1(或1-0)跳变的位置,输出跳变处的位置序号,完成编码。顺序查找法比较直观,无需任何外加电路就可以抑制bubble现...
coyoo 2019-10-31 09:56
码密度测试
FPGA芯片中,受到布局布线以及PVT的影响,无法使得每个延迟单元的延迟时间完全一致,更重要的问题在于我们需要获取每个延迟单元的bin-width,此时可以采用码密度测试来获取每个延迟单元的bin w...
广告
我要评论
0
27
广告
关闭 热点推荐上一条 /3 下一条