原创 Found pins functioning as undefined clocks...警告消除

2009-8-21 13:48 5728 7 8 分类: FPGA/CPLD

关于Found pins functioning as undefined clocks and/or memory enable警告的消除


编译项目的时候会出现这么一个警告:
点击开大图
警告含义是CLK没有定义成时钟信号


消除的办法,跟着下面的图进行操作
选择Assignment > Setting命令,在Timing Analysis Settings下选择的Classic Timing Analyzer Settings
点击开大图



Default required fmax中填入时钟频率,点击下面的Indicidual Clocks按钮


点击开大图


上图中点击New


点击开大图



上图中点击Applies to node后面的“...”按钮,并在弹出的Node finder中加入相应的CLK信号
点击开大图


点击开大图
填上clock settings name,设置时钟频率和占空比,点击OK


点击开大图
然后一路OK下去,再编译的时候这个警告就会没有了

PARTNER CONTENT

文章评论1条评论)

登录后参与讨论

用户1373959 2010-2-7 22:59

执行下tcl文件估计也行: set_instance_assignment -name CLOCK_SETTINGS CLOCK_50 -to clock
相关推荐阅读
用户1034847 2009-09-10 08:52
基于Verilog HDL的数字系统设计入门教程(CPLD篇)——第六天
目录1.        简介        42.        实验环境        43.        蜂鸣器原理        43.1        蜂鸣器基础知识        43.2...
用户1034847 2009-08-31 10:46
关于Nios II中Verify failed错误的解决方法
Verifying 000xxxxx ( 0%)Verify failed between address 0xxxxxx and 0xxxxxxLeaving target processor pa...
用户1034847 2009-08-31 01:19
后续教程推出时间可能要稍微慢一点
因为今天才刚刚到支教的地方,各种事情还没有完全办妥。等一切安顿好,晚上的时间都会安排作为教程撰写的时间。希望在9月份能把这个教程全部写好。...
用户1034847 2009-08-20 01:18
教程还需要再坚持
    由于前两日熬了一个通宵写一份教程,搞得这两天精神一直有些恍惚。自己不时问自己,自己做这个事情,是否有意义,是否应该?    身边的人,大多数的眼光都是往钱看,对于我这种行为基本不持肯定态度。我...
用户1034847 2009-08-19 13:12
基于Verilog HDL的数字系统设计入门教程(CPLD篇)
    从事电子设计方面的工作已经有一些年头,现在进入高校任职后也是在做一些相关的事情。从过去和现在接触到的很多学生身上,我看到了中国教育方面存在的一些不足之处。现在的学生在学习方面还是说得过去的,但...
我要评论
1
7
关闭 站长推荐上一条 /3 下一条