原创 关于Nios II中Verify failed错误的解决方法

2009-8-31 10:46 4530 6 11 分类: FPGA/CPLD
Verifying 000xxxxx ( 0%)
Verify failed between address 0xxxxxx and 0xxxxxx
Leaving target processor paused
    论坛和网络上关于这个问题问的特别多,也是新手常见的一个问题,下面我就这个问题稍微总结一下:

1. 首先要根据address后面的两个地址判断出错的到底是什么器件。一般情况出现错误的大多是存储器。
    判断的方法是根据sopc中的地址,或者是system.h中的地址,查找相应出错的器件。

2. 检查硬件焊接是否正常。
    很多时候有些问题是硬件焊接造成的,这个主要针对的是自己焊接的板子,一旦地址数据总线有任何焊接问题,都会出现verify failed错误。

3. 检查sopc中的componet是否正常。
    如果是自己加入的接口逻辑,这个部分要确认其正常与否。

4. 检查Quartus中的设计:
    检查引脚锁定是否正确,必须一一对应,不能有一个错误;
    地址对齐问题:针对8、16、32位的外部存储器,对应地址最低位的应该是0、1、2。也就是说如果用16位的外部存储器,那么它的最低位是ADD[1],而ADD[0]是不用的,其他同理。
    数据总线必须是双向IO口,这点很容易忽略。
    如果是SDRAM,需要计算并设定PLL的相移。

5. Nios IDE中检查项目设计是否正确。

文章评论5条评论)

登录后参与讨论

用户1373959 2010-2-7 22:52

比较常见的有:pin没有分配;sdram相移不正确。

用户1034847 2009-9-16 21:17

你的ID和我很好的一个朋友一样,不过她是女的

用户155173 2009-9-16 19:44

误会,感觉像过去一同事

用户1034847 2009-9-3 22:40

没明白你想问什么? 最近几个学生的板子做实验经常会出这个问题,我就稍微总结了一下给他们看,免得同一个问题我回答几次。

用户155173 2009-9-3 16:58

这篇很眼熟 莫非 阁下哪里人
相关推荐阅读
用户1034847 2009-09-10 08:52
基于Verilog HDL的数字系统设计入门教程(CPLD篇)——第六天
目录1.        简介        42.        实验环境        43.        蜂鸣器原理        43.1        蜂鸣器基础知识        43.2...
用户1034847 2009-08-31 01:19
后续教程推出时间可能要稍微慢一点
因为今天才刚刚到支教的地方,各种事情还没有完全办妥。等一切安顿好,晚上的时间都会安排作为教程撰写的时间。希望在9月份能把这个教程全部写好。...
用户1034847 2009-08-21 13:48
Found pins functioning as undefined clocks...警告消除
关于Found pins functioning as undefined clocks and/or memory enable警告的消除编译项目的时候会出现这么一个警告:警告含义是CLK没有定义成...
用户1034847 2009-08-20 01:18
教程还需要再坚持
    由于前两日熬了一个通宵写一份教程,搞得这两天精神一直有些恍惚。自己不时问自己,自己做这个事情,是否有意义,是否应该?    身边的人,大多数的眼光都是往钱看,对于我这种行为基本不持肯定态度。我...
用户1034847 2009-08-19 13:12
基于Verilog HDL的数字系统设计入门教程(CPLD篇)
    从事电子设计方面的工作已经有一些年头,现在进入高校任职后也是在做一些相关的事情。从过去和现在接触到的很多学生身上,我看到了中国教育方面存在的一些不足之处。现在的学生在学习方面还是说得过去的,但...
我要评论
5
6
关闭 站长推荐上一条 /3 下一条