原创 Intel双黄蛋：你的颗粒有多细?

        我前年写过一篇介绍Pentium 4 处理器功耗控制技术的文章，自那以后凡是与此相关的文章都能吸引我的眼球。环流这篇文章让我联想到了Intel双核处理器中使用的超细颗粒电源控制（Ultra Fine Grained Power Control）技术。

       我们知道，CPU发展到65nm工艺节点之后，功耗大的问题迟迟得不到解决，应变硅、low-k绝缘层材料都难以阻挡功耗随频率急剧攀升的势头，这也是导致多核技术应用在PC处理器中的主要原因。让不工作的晶体管处于休眠状态，以达到减少功耗的目的，这在90nm工艺的Pentium 4处理器中就已经得到应用了，只是当时没有出现“颗粒”这个名词而已。双核处理器中使用的超细颗粒，究竟“细”到什么程度呢？

绿色方块代表处于休眠状态的处理器逻辑单元

（图片来源及相关文字来源：Tom's 硬件指南）

        从Tom网站上的这张图片看，还只是“细”到逻辑单元这个层次，远没有“超”到晶体管这样的级别，晶体管才是IC中真正的grain。如果真如Tom网站文章所介绍的那样，超细颗粒就有些名不符实了，儿不过是Intel玩的一个新概念。

       我在博客文章曾经提及关于“active素子”这样一个莫名其妙的问题，也是来自TOM网站的。所以，从那以后对Tom网站文章也不会完全信任。

        还得找些资料仔细研究一下。用中文“超细颗粒＋电源控制”作为关键词查找，只有Tom"硬件指南这一篇文章。出现这种情况有两种可能：一是这个概念确实很新；二是各家对Ultra Fine Grained Power Control的翻译，可能使用了不同的名词。用英文搜索，倒是搜出了不少：

       ［知识链接］1的观点： 

     Advanced power gating in 65-nm CMOS now allows for intelligent, ultra fine-grained logic control of the individual processor logic subsystems. Only those individual subsystems that are currently required are powered on. With a finer granularity of subsystems, power gating also minimizes the number of subsystems that require power.

     In addition, some manufacturers, such as Intel, split many buses and arrays, so that the data required in some modes of operation can be put into a low power state when not needed. The result is optimized energy use in a design that delivers more performance per watt without sacrificing responsiveness. （From：）

        这篇文章主要从编程的角度看来看Microarchitecture Performance的，谈及超精细电源控制的问题。文章说，65nmCMOS工艺具有先进的电源门控，可以对独立处理器之逻辑子系统进行智能的、超精细的逻辑控制。文章特别指出，像Intel这样的制造商，还把系统细分为许多个总线和阵列，以便将一些不是正在处理的数据置于低能耗状态。这样，既不影响性能，又可以减少能耗。

        从这篇文章里，没有找到答案。

      ［知识链接］2的观点：

     Intel, for one, has begun looking at holistic design. Dileep Bhandarkar, Intel architect at large, said that reducing power at the 65 nanometer process node requires a holistic approach that includes everything from strained silicon, low-k dielectric insulators, more metal layers, aggressive clock gating and a decrease in power in areas that are not being used. It also requires ultra fine-grained power control and a platform environmental control interface to control when fans are used.

      Intel also is using “sleep transistors,” which turn off when they are not in use. Utilizing all these techniques, Bhandarkar said transistor leakage can be cut 5 percent with the same performance at 65 nanometers, and a similar trend will occur at 45 nanometers. And he said that high-k materials can reduce leakage by almost 100 percent.

       这篇文章引用Intel架构设计师Dileep Bhandarkar的话说，在65nm和未来的45nm处理器中，Intel采用休眠晶体管（sleep transistors）技术，让未工作的晶体管（自行）关闭，这样可以降低5％的能耗。

     答案找到了：sleep transistors，这才是真正的超细颗粒的电源控制技术！

      PS：至于怎样让晶体管休眠，这也是一个问题，还需要深入了解。

［Knowledge links］

      1     Microarchitecture Performance，http://www.ddj.com/

      2     Intel and IBM look at holistic processor design，http://www.electronicsweekly.com

      3     Power a Serious Problem at System Level，http://www.edn.com

        4    透析英特尔® 酷睿™ 微体系结构，http://www.prcidf.com.cn/