原创 时钟芯片：可编程的频率合成器

作者：陈忠民

电脑中的不同设备对时钟频率的要求是不一样的，286主板上有好几颗晶振排列在一起，而现在的主板往往只有一颗晶振，因为现在已经普遍使用频率合成器输出多个不同频率的时钟信号。<?xml:namespace prefix = o ns = "urn:schemas-microsoft-com:office:office" />

电脑中的CPU，AGP插槽、PCI插槽、硬盘接口、USB端口和PS/2端口等在通信速度上有很大差异，所以需要提供不同的时钟频率，譬如PCI要求33MHz、USB为48MHz等，如图1。可是，一只石英振荡器只能提供一种频率，所以主板制造商通常将这些原本散布在主机板上各处的振荡电路整合成一颗“频率合成器（Frequency Synthesizer）”芯片，对晶体振荡器产生的脉冲信号进行分频（或倍频），以便为不同运行速度的芯片（或设备）提供所需要的时钟频率。

图1   Intel 875主板上各个总线的带宽

普通分频器为整数分频器，其输出频率与输入频率之间为整数倍的关系，只能分段调节频率，不能满足精密调节的要求。频率合成器是“分数分频器”，可对输出频率进行精细调节。研发工程师可自由地设计电路中的各种频率，不再受限于石英震荡晶体的固定频率规格。目前电脑中的时钟芯片一般都具有“分数分频”能力，可以根据需要将调节步长设计到1％，甚至1％％。为了指导和规范频率合成器的设计和应用，Intel制定了频率合成器设计指南，如CK97、CK40X等，适用于最新Pentium 4处理器的规范是CK410。

●    频率调节原理

频率合成器是一个具有频率负反馈的时钟信号系统（图2），其中使用了两个分频器，Mdiv用于降低基准频率，Ndiv则用于对VCO进行分频。晶体振荡器（OSC）产生的频率f_i经M分频器后得到参考频率f_ref，它与反馈频率f_fb分别送入鉴频／鉴相器（Frequency  Phase Detector，FPD）的两个反向输入端，FPD输出一个反映两者之商的误差电压。这一误差电压控制电荷泵（Charge Pump，CP）进行充电或放电电流，经低通滤波器（Low Pass Filter，LPF）滤除交流分量后，提供给压控振荡器（Voltage Controlled Oscillator，VCO），由VCO输出所需要的频率信号f_out。

图2   PLL原理

频率合成器的输出频率f_out与输入频率f_in之间的关系可以用公式f_out = f_in×（N＋k/M）来表示，其中N、M和K均为整数，K可取0～M间的任意整数。非整数值N+k/M通常写作N.F，这里的圆点代表小数点，N表示频率的整数部分，而F＝k/M则表示频率的小数部分。在输入频率f_in、N和M均不改变的条件下，只要修改k值即可得到所需要频率值f_out。

在频率合成器芯片中，有专门的SMBus接口电路，这是芯片的寄存器与外部联络的途径，有了它，就能够通过BIOS或软件对寄存器进行改写了。频率寄存器中的每一位数据有两种可能，“0”或者“1”，那么当这几位按不同状态进行组合时，我们也就可得到多种外频输出。

频率合成器的频率调节精度与频率寄存器的位数有关，譬如，如果频率寄存器为5位，则调节步长为1MHz。为数越多，调节精度越高。在实用的频率合成器中，Mdiv和Ndiv两个分频器均为可编程的，只要用户设定相应的f_out数值，BIOS便能自动给出N、M和K的值，并通过SMBus总线写入相应的寄存器中。

●    PLL实现相位同步的自动控制原理

时钟芯片是电脑的心脏，其性能和稳定性直接决定着整个硬件系统的性能。采用频率合成器一方面可以节省成本与主板空间，更为重要的目的是使主板各芯片以及外部设备的时钟信号与CPU的时钟信号之间保持严格的同步关系，以保证正确地交换数据。FS芯片不仅具有倍频／分频功能，更主要的特点就是具有相位锁定功能——输出信号的相位被强制跟参考信号的相位保持一致。因此，频率合成器输出的各种时钟信号虽然频率各不相同，但它们在相位上是完全一致的，它们都与参考信号源保持相位同步。

为了实现相位锁定，VCO输出的时钟信号与参考频率信号在鉴相器中进行相位比较，如果两者相位不同，就会输出一个与相位差大小成比例的误差电压；误差电压的极性决定了电荷泵内的电流源是吸收还是送出电流，所以电荷会流入或流出滤波器内的电容器，电荷流动的数量与相位差的大小成正比。压控振荡器是一个受电压控制的振荡器，内部的变容二极管两端电压变化时，其电容量会随之改变，从而改变振荡器的频率。

压控振荡器是PLL电路的核心单元，相位控制过程是依靠改变压控振荡器的输入电压（即调谐电压）实现的，调谐电压的大小和极性决定了相位调整是滞后还是超前，从而使相位误差得以校正。

●    频率合成器的其他功能

在主板设计中使用频率合成器芯片，可以很容易地实现时钟频率的调整和相位锁定。除了这些功能，频率合成器还允许主板设计工程师通过微调各种接口时钟之间的时钟延迟，使各种相关接口的组件保持同步，方便了设计和调试工作，如图3。

图3   PLL芯片总体结构

此外，频率合成器芯片在系统稳定性和安全性方面也是可以有所作为的。一方面，可以对不需要调整的频率进行锁定，防止因超CPU的频率而导致其他设备失效的情况；另一方面，一些频率合成器芯片中还设计了“看门狗”功能，一旦超频失败而导致死机时，看门狗功能可以对频率寄存器进行清零，使系统按照CPU的默认值正常启动。

整合的时钟电路，是硬件技术进步的一个标志。目前，频率合成器芯片的应用已经十分普遍，常见的有ICS、Cypress、IDT、Realtek和Winbond等品牌。不过，在nForce2主板中，已经找不到频率合成器的身影了，因为频率合成功能已经整合到IGP/SPP芯片中去了。