AVM是第一个开放的、公开的验证方法学,它是用SystemVerilog和SystemC两种语言实现的。支持真正从RTL到系统级的设计和验证流程。AVM以开放的形式提供了一些基类库(由SystemVerilog和SystemC实现),并且用两种方式实现一种是基于类的实现方式,另一种是基于模块的实现方式。这样可以将事务级和寄存器级有机结合在一起,为各级提供一个完整的验证平台。这些基类库提供了大量的结构级的类,可以供使用者用来快速建立一个测试平台。
AVM中的验证组件之间的通讯是通过TLM接口。由于这些接口都是基于标准的,所以用户只需要关注在随机约束激励产生、功能覆盖、记分板等方面。同时这些验证组件可以高度重用在其它的项目中,这样基于TLM的接口可以更容易地在更高抽象级编写验证组件,简化编码、调试和测试,更好地提高验证产量。
由于是基于TLM接口的,可以在验证早期建立一个事务级的系统级验证环境。然后根据RTL的增加而逐渐增加验证组件,因为这些验证组件都是可重用,可以稍做修改连接到DUT上。
各个验证组件都有用SystmVerilog和SystemC编写的验证原型,你可以根据项目的实际需求添加不同的验证组件。由于所有验证组件都是开放的,你可以对源代码进行修改和添加。由于整个验证环境都是基于对象的编程,所以你可以对验证库中的任何组件进行继承和其它操作,另外由于都是动态数组和类,占用的内存就少,并且由于都是基于事务级的接口,所以运行速度也比基于模块级的快。
用户1704490 2013-12-24 14:20
用户1630411 2013-9-25 08:51
用户1612624 2013-9-7 11:11
用户1644795 2013-8-31 10:36
用户1662415 2013-8-30 14:58
用户1642939 2013-8-30 13:35
用户1337536 2013-8-30 11:04
用户1602177 2013-8-29 15:44
用户1157254 2013-8-29 15:26
用户1052207 2008-12-17 17:36
你好!
Questa6.2b 不support AVM3.1.
你可以升级Questa到6.3a或以后.
谢谢!