原创 最近在研究低功耗设计

从迈入深亚微米的180nm 工艺开始，集成电路经历了130nm、90nm、65nm，到目前正趋于实用的45nm 工艺，每一代工艺大体上将有效沟道长度降到前一代的0.7 倍，单位数目器件所占平均面积降为原来的1/2。芯片在生产时的主要成本来自芯片的面积，工艺进步所带来的面积降低就满足了人们降低成本的需求 ，毕竟在主流的消费类电子领域成本是占据主导地位的；同时，工艺的进步也能够在相同的面积上集成更多的逻辑器件，也就意味着能够提供更多的功能。过大的芯片面积将会使得生产成品率急剧降低，最终，直接影响芯片产品的价格。因此，在开发新工艺方面，降低面积始终是作为第一主导因素存在的。随着加工尺寸的缩小，芯片的各种参数都在发生着变化，而电学指标中的工作电压也随之降低，这带来的直接影响就是芯片总功耗的降低。芯片的功耗主要有三个组成部分：静态功耗（Static Power，也称为漏电功耗——Leakage Power）、内部功耗（Internal Power）和翻转功耗（Switching Power）。这三者都与工作电压有着直接的联系，大体上可以认为与电压的平方成正比。每一次工艺的改变都伴随着芯片工作电压的进一步降低，从180nm 工艺的1.8V 到65nm 的 1.0V，虽然不像芯片尺寸缩小得那么明显，但也无疑大大缓解了芯片总功耗的压力。同时，芯片特征尺寸的缩小也降低了芯片内晶体管及互连线的负载，使得动态功耗（内部功耗加上翻转功耗）进一步降低。就互连线而言，线宽和线高度的缩小，减小了横截面积，这么做虽然增加了电阻，但是对于各个表面的平板电容值都减小了很多，而且由于芯片面积的缩小，互连线的长度必然缩小，使得互连线的总负载（电容、电阻）减小。而对晶体管来说，栅氧化硅层（以下简称栅氧层）厚度减少使得单位面积的漏电流变大，栅与衬底之间的电容变大，但是栅面积也同时在缩小，总体而言还是芯片总功耗降低的效果更大一些。这意味着可以使用成本更低的封装及散热设备，也意味着芯片具有更高的稳定性和可靠性。