原创 set_drive 和 set_clock_transition 的问题

对于clock的transition 凡是直接连接clk的逻辑门的输入端，其输入端的transition都是clock的transition，如果设置了set_clock_transition,那么就是这个设置的值，如果不设置，就是0，和set_drive无关。 而对于普通的port，set_drive要用来计算其到第一个连接的门的输入端的transition，用这个transition来计算cell的delay和输出端的transition，和clock不一样的。