原创 記憶體基本知識之二

什麽是Shadow RAM 記憶體      Shadow RAM也稱爲“影子”記憶體。它是爲了提高系統效率而採用的一種專門技術。 Shadow RAM所使用的物理晶片仍然是CMOS DRAM(動態隨機存取記憶體)晶片。Shadow RAM 佔據了系統主存的一部分位址空間。其編址範圍爲C0000～FFFFF，即爲1MB主存中的 768KB～1024KB區域。這個區域通常也稱爲記憶體保留區，用戶程式不能直接訪問。 Shadow RAM的功能是用來存放各種ROM BIOS的內容。或者說Shadow RAM中的內容是ROM BIOS的拷貝。因此也把它稱爲ROM Shadow(即Shadow RAM的內容是ROM BIOS的“影 子”)。 在機器上電時，將自動地把系統BIOS、顯示BIOS及其它適配器的BIOS裝載到Shadow RAM 的指定區域中。由於Shadow RAM的物理編址與對應的ROM相同，所以當需要訪問BIOS時， 只需訪問Shadow RAM即可，而不必再訪問ROM。 通常訪問ROM的時間在200ns左右，而訪問DRAM的時間小於100ns(最新的DRAM晶片訪問時 間爲60ns左右或者更小)。在系統運行的過程中，讀取BIOS中的資料或調用BIOS中的程式 模組是相當頻繁的。顯然，採用了Shadow技術後，將大大提高系統的工作效率。 按下按鍵你可以看到該位址空間分配圖,在如圖所示的1MB主存位址空間中，6?0KB以下的 區域是常規記憶體。6?0KB～768KB區域保留爲顯示緩衝區。768KB～1024KB區域即爲Shadow RAM區。在系統設置中，又把這個區域按16KB大小的尺寸分爲塊，由用戶設定是否允許使 用。 C0000～C7FFF這兩個16KB塊(共32KB)通常用作顯示卡的ROM BIOS的Shadow區。 C8000～EFFFF這10個16KB塊可作爲其他適配器的ROM BIOS的Shadow區。F0000～FFFFF 共6?KB規定由系統ROM BIOS使用。 應該說明的是，只有當系統配置有6?0KB以上的記憶體時才有可能使用Shadow RAM。在系統 記憶體大於6?0KB時，用戶可在CMOS設置中按照ROM Shadow分塊提示，把超過6?0KB以上的 記憶體分別設置爲“允許”(Enabled)即可。

什麽是EDO RAM        記憶體是電腦中最主要的部件之一。微機誕生以來，它的心臟--CPU幾經改朝換代，目前已 發展到了PentiumⅡ，較之於當初，它在速度上已有兩個數量級的增長。而記憶體的構成器件 RAM(隨機記憶體)--一般爲DRAM(動態隨機記憶體)，雖然單個晶片的容量不斷擴大，但存取 速度並沒有太大的提高。雖然人們早就採用高速但昂貴的SRAM晶片在CPU和記憶體之間增加 一種緩衝設備--Cache，以緩衝兩者之間的速度不匹配問題。但這並不能根本解決問題。于 是人們把注意力集中到DRAM介面(晶片收發資料的途徑上)。 在RAM晶片之中，除存儲單元之外，還有一些附加邏輯電路，現在，人們已注意到RAM晶片 的附加邏輯電路，通過增加少量的額外邏輯電路，可以提高在單位時間內的資料流程量，即所 謂的增加帶寬。EDO正是在這個方面作出了嘗試。 擴展資料輸出(Extended data out--EDO，有時也稱爲超頁模式--hyper-page-mode)DRAM， 和突髮式EDO(Bust EDO-BEDO)DRAM是兩種基於頁模式記憶體的記憶體技術。EDO大約一年前被 引入主流PC，從那以後成爲許多系統廠商的主要記憶體選擇。BEDO相對更新一些，對市場的 吸引還未能達到EDO的水平。 EDO的工作方式頗類似於FPM DRAM：先觸發記憶體中的一行，然後觸發所需的那一列。但是當 找到所需的那條資訊時，EDO DRAM不是將該列變爲非觸發狀態而且關閉輸出緩衝區(這是 FPM DRAM採取的方式)，而是將輸出資料緩衝區保持開放，直到下一列存取或下一讀周期開 始。由於緩衝區保持開放，因而EDO消除了等待狀態，且突髮式傳送更加迅速。 EDO還具有比FPM DRAM的6-3-3-3更快的理想化突髮式讀周期時鐘安排：6-2-2-2。這使得 在66MHz匯流排上從DRAM中讀取一組由四個元素組成的資料塊時能節省3個時鐘周期。EDO 易於實現，而且在價格上EDO與FPM沒有什麽差別，所以沒有理由不選擇EDO。 BEDO DRAM比EDO能更大程度地改善FPM的時鐘周期。由於大多數PC應用程式以四周期突 發方式訪問記憶體，以便填充高速緩衝記憶體 (系統記憶體將資料填充至L2快取記憶體，如果沒有 L2快取記憶體，則填充至CPU)，所以一旦知道了第一個地址，接下來的三個就可以很快地由 DRAM提供。BEDO最本質的改進是在晶片上增加了一個位址計數器，用來跟蹤下一個地址。 BEDO還增加了流水線級，允許頁訪問周期被劃分爲兩個部分。對於記憶體讀操作，第一部分 負責將資料從記憶體陣列中讀至輸出級(第二級鎖存)，第二部分負責從這一鎖存將資料匯流排驅 動至相應的邏輯級別。因爲資料已經在輸出緩衝區內，所以訪問時間得以縮短。BEDO能達 到的最大突髮式時鐘安排爲5-1-1-1(採用52nsBEDO和66-MHz匯流排)比優化EDO記憶體又節省 了四個時鐘周期。

RAM是如何工作的         實際的記憶體結構由許許多多的基本存儲單元排列成矩陣形式，並加上位址選擇及讀寫控制 等邏輯電路構成。當CPU要從記憶體中讀取資料時，就會選擇記憶體中某一位址，並將該地 址上存儲單元所存儲的內容讀走。 早期的DRAM的存儲速度很慢，但隨著記憶體技術的飛速發展，隨後發展了一種稱爲快速頁面 模式(Fast Page Mode)的DRAM技術，稱爲FPDRAM。FPM記憶體的讀周期從DRAM陣列中某一行 的觸發開始，然後移至記憶體地址所指位置的第一列並觸發，該位置即包含所需要的資料。第 一條資訊需要被證實是否有效，然後還需要將資料存至系統。一旦發現第一條正確資訊，該 列即被變爲非觸發狀態，並爲下一個周期作好準備。這樣就引入了“等待狀態”，因爲在該 列爲非觸發狀態時不會發生任何事情(CPU必須等待記憶體完成一個周期)。直到下一周期開始 或下一條資訊被請求時，資料輸出緩衝區才被關閉。在快頁模式中，當預測到所需下一條數 據所放位置相鄰時，就觸發資料所在行的下一列。下一列的觸發只有在記憶體中給定行上進行 順序讀操作時才有良好的效果。 從50納秒FPM記憶體中進行讀操作，理想化的情形是一個以6-3-3-3形式安排的突髮式周期 (6個時鐘周期用於讀取第一個資料元素，接下來的每3個時鐘周期用於後面3個資料元 素)。第一個階段包含用於讀取觸發行列所需要的額外時鐘周期。一旦行列被觸發後，記憶體 就可以用每條資料3個時鐘周期的速度傳送資料了。 FP RAM雖然速度有所提高，但仍然跟不上新型高速的CPU。很快又出現了EDO RAM和SDRAM等新型高速的記憶體晶片。 

介紹處理器快取記憶體的有關知識      　 所謂快取記憶體，通常指的是Level 2快取記憶體，或外部快取記憶體。L2快取記憶體一直都屬於 速度極快而價格也相當昂貴的一類記憶體，稱爲SRAM(靜態RAM)，用來存放那些被CPU頻繁使 用的資料，以便使CPU不必依賴於速度較慢的DRAM。 最簡單形式的SRAM採用的是非同步設計，即CPU將位址發送給快取記憶體，由緩存查找這個地 址，然後返回資料。每次訪問的開始都需要額外消耗一個時鐘周期用於查找特徵位元。這樣， 非同步快取記憶體在66MHz匯流排上所能達到的最快回應時間爲3-2-2-2，而通常只能達到4-2-2- 2。同步快取記憶體用來緩存傳送來的地址，以便把按地址進行查找的過程分配到兩個或更多 個時鐘周期上完成。SRAM在第一個時鐘周期內將被要求的位址存放到一個寄存器中。在第 二個時鐘周期內，SRAM把資料傳送給CPU。由於地址已被保存在一個寄存器中，所以接下來 同步SRAM就可以在CPU讀取前一次請求的資料同時接收下一個資料位址。這樣，同步SRAM 可以不必另花時間來接收和解碼來自晶片集的附加地址，就“噴出”連續的資料元素。優化 的回應時間在66MHz匯流排上可以減小爲2-1-1-1。 另一種類型的同步SRAM稱爲流水線突髮式(pipelined burst)。流水線實際上是增加了一個 用來緩存從記憶體位址讀取的資料的輸出級，以便能夠快速地訪問從記憶體中讀取的連續資料， 而省去查找記憶體陣列來獲取下一資料元素過程中的延遲。流水線對於順序訪問模式，如高速 緩存的行填充(linefill)最爲高效。