原创 Modelsim常见问题

2009-9-4 15:34 5777 0 1 分类: FPGA/CPLD
Q1:设计中用到厂商提供的IP时,编译时出现“(vopt-3473) Component instance "XXXX" is not bound.”
A1:编译时,需要把所需的Libray添加到编译命令中,如“vsim -L C:/Modeltech_6.2b/xilinx_lib/XilinxCoreLib ......”。

Q2:vhdl和verilog混合仿真时,vhdl和verilog代码中会调用同一个组件,但是他们分别来自不同的library,如unisim和unisim_ver,它们相互并不通用,及verilog不能调用unisim_ver的组件,会造成组件找到却没办法绑定的错误,如:“Port 'Q' not found in the connected module”?
A2:当仿真时,由于vhdl代码中会指定从那个库文件里面提取,而verilog代码中没有,所以使用vsim命令时,把verilog所需的库放在第一个,而后放vhdl所需的库,这样,verilog会从unisim_ver代码开始查询组件。

Q3:"ERROR: ../<project>/<module.v>: Unresolved reference to 'glbl' in 'glbl.GSR'"
A3:在仿真工程中添加glbl.v文件(一般在~/ise/verilog/src/glbl.v,同理Quartus),把testbench.v和glbl.v同时选中后进行仿真,即vsim -t 1ps -L unisims_ver work.glbl work.tb。

注:该文档不定时更新。

文章评论1条评论)

登录后参与讨论

xl615zhongkai_595104519 2015-5-4 09:24

我哪时只是个刚入行的业务员。给别人做培训这只是行内少数人能干的事。没上过大学没文化的人也只有这种文笔水平了。

billzhu_345737527 2015-4-22 17:22

我就不明白了就以这样的表述水平,是怎么给别人做培训和和客户沟通的?

billzhu_345737527 2012-7-4 20:56

救了我的命啊~~~谢谢

xl615zhongkai_595104519 2007-10-29 11:24

我们公司不能用聊天工具,只能E-MAIL.我偶尔会用移动电话上了聊天工具。

 

哈哈 2007-10-26 17:02

我也是做EMC的 有兴趣可以联系我wangzhihui55@hotmail.com

哈哈 2007-10-26 17:00

同行,我也是做EMC的!

xl615zhongkai_595104519 2007-3-12 17:03

    是呀,做EMC培训的很多,我们公司也做,但这不是主要的业务。我们的业务还很多。EMC技术整改,EMC研发流程咨询,EMC设计合作,协助测试和认证等。我们公司能提供一站式EMC技术服务。您说的哪些培训的也只能做培训,不能提供全面周到的服务。我们公司没有这些像您说的哪些国家机构的大头衔,也没有教授\博士\硕士,也发不了红头文件.不过听课的学员中不缺教授、博士、硕士之类的。

中电 2007-3-9 16:10

你是给赛盛实验室作EMC业务的?  很巧合我在浏览网页的时候看到了你的博客,北京理工也在做一样的培训你应该有所了解吧 ,我在给他们做,有兴趣联系我wj0335@126.com

xl615zhongkai_595104519 2006-10-6 00:52

longgle@tom.com 说测试一个钟是2000块!
你应该是北京哪边的工程师.只有哪边的测试费哪么高的.上海也高,不过次于北京.在南方--深圳,由于商业实验室很多,价就比哪边少了很多!上1000块一个钟的实验测试项目的不多,有的项目只要几百块一个钟就行了.

cocappjj_256384531 2006-9-29 14:30

楼上,俺不太同意您的意见。EMC除了测试,还提出如何避免和降低。再说,国际标准什么的,当然还是尽量遵守,这无论对国人还是产品,都是有好处的
相关推荐阅读
shijin330_417441176 2015-12-20 21:29
在Emacs中应用Ctags
适宜人群 具备Emacs使用经验的程序员 什么是Tag? Tag,即标记,记录了程序重要信息(如函数、变量、宏定义等)的位置和相应的文件,方便程序浏览器进行跳转。 ...
shijin330_417441176 2015-12-13 22:23
可综合的SystemVerilog:命名空间
关键名词解释: 编译单元(compilation unit):SystemVerilog 源代码的集合 编译单元域(compilation-unit scope):即编...
shijin330_417441176 2015-12-13 22:15
可综合的SystemVerilog:参数化函数/任务
在Verilog中,参数化模块被广泛应用。参数可重新定义保证模块的可配置性及可复用性。但是,函数及任务并无法像模块一样被参数化,减弱了Verilog的描述化能力。 SystemVer...
shijin330_417441176 2010-10-28 11:34
基于SOPC下RapidIO调试方法
RapidIO的一个难点在于地址转换方法,即将远端的Memory映射到当前Avalon-MM总线,所以地址需要一个转换过程——Local Avalon-MM<->RapidIO Addr&...
shijin330_417441176 2010-08-24 14:22
西行重庆
八月初时离开生活并工作四年的深圳,来到求学四年的重庆。已经过去三周时间,对自己的将来也随之变的不可琢磨。重庆的生活水平并不如想象的低,除了房价不像沿海城市高企,其他诸如公共交通,生活日常用品基本都是一...
shijin330_417441176 2010-07-07 18:05
Tcl用后感
                    Tcl用后感 (by Wind330)    Tcl - Tool Command Language近期做了一个Tcl脚本用于Modelsim仿真,完成如下功能...
广告
EE直播间
更多
我要评论
1
0
广告
关闭 热点推荐上一条 /7 下一条