原创 CY7C68013 PCB 设计建议

这是我翻译的一篇CYPRESS关于CY7C68013的设计建议，我也是按照这个建议设计的，希望给大家一些帮助。本网站的任何原创贴都可以转载，但请注明出自WWW.USBSOLUTION.COM，谢谢！有需要原文的朋友请发送到usbsolution@hotmail.com与我联系。

一.USB信号
1.1 将CY7C68013芯片放在靠近GND信号层。
1.2 在信号层上对D+和D-走线要靠近GND层。
1.3 在对其他信号布线之前，先对D+和D-布线。
1.4 保持D+和D-下面的GND面可靠。在这两个信号线下分割GND面会导致阻抗不匹配，增加电磁辐射。
1.5 避免D+和D-通过过孔，过孔会导致阻抗不匹配。当必须使用过孔时（比如，使用MiniB接口），请保持过孔小(25mil的pad，10mil的孔)，并且保证D+和D-的走线在相同层上。
1.6 保证D+和D-的长度小于3inchs( 75mm )，1inch( 25~30mm )最好。
1.7 D+和D-的长度相差在50mil(1.25mm)以内，避免信号线相交和跨越电源。
1.8 保持D+和D-之间的间距为常数。否则会导致阻抗不匹配。
1.9 保持D+和D-与其他的非静态走线的距离为250mil(6.5mm)。
1.10 使用45度拐角，不要使用90度拐角。
1.11 D+和D-与铺铜的间距保持5个走线宽度。与铺铜的间距太近会影响他们的阻抗。
1.12 如果CY7C68013需要在D+和D-上加串级终端和上拉电阻，将电阻放在离芯片尽可能近。
1.13 除非为了减小EMI, 否则应避免在D+和D-上作common-mode chokes. common-mode chokeｓ对高速信号没什么好处，相反会影响全速信号的波形．
二. VBUS, GND, SHIELD
2.1 在靠近VCC层的信号层上对VBUS走线，这样会防止对D+和D-的影响。
2.2 对VBUS进行滤波以减小ESD,这对于有的CYPRESS芯片通过VBUS来检测设备是否接入或退出连接总线尤为重要（不需要）。一个简单的RC滤波即可。RC滤波电路要放在靠近USB接口处，而不是芯片处。
2.3 放置一个小于10uF的电容在VBUS,这样可以防止破坏USB对电流的要求。
2.4 通过一个电阻来连接SHIELD和GND．将这个电阻放在USB接口附近。可以防止EMI和RFI.
2.5 放置一个不大于USB头的面，在靠近vcc面的信号层上。

三.USB半岛
如果USB接口插座在PCB的边上，作如下工作可以减小EMI,RFI,并减小VCC层和GND层的噪声：
3.1 围绕USB接口对GND和VCC层作一个切割，为D+和D-保留一个200mil(5mm)的开口来保持它们的差分阻抗。见下图：

3.2 在USB半岛上放置一个0.1UF的去耦电容。
3.3 在USB半岛上放一个SHIELD到GND的电阻。

四.电源和地
4.1 VCC和GND层
4.1.1 用4层板
4.1.2 除非如USB半岛中描述的，否则不要分割GND层
4.1.3 如果板子需要其他的电源(5v,2.5V,3.3V),在vcc层使用分割

4.2 电源走线
4.2.1 使电源走线远离数据线和元件
4.2.2 走线宽度至少40mils来减小感应系数
4.2.3 使走线最短
4.2.4 在电源走线上使用大的焊盘,至少30mil pad, 15mil的孔
4.2.5 提供充足的电容，见下面
4.2.6 如果必要可使用滤波芯片（不必）

4.3 电压规则

4.4 电容
4.4.1 每个VCC引脚要放置一个0.1uF的陶瓷电容，使距离电源输入焊盘小于2mm
4.4.2 在电源和稳压电源的输入，输出附近放一个电解电容
4.4.3 给cy7c68013放一个10~20uF的陶瓷或旦电容

五.晶体或晶振
5.1 使用精度100ppm的晶振或晶体
5.2 将晶体放在距离cy7c68013的时钟输入输出附近
5.3 保持晶体到cy7c68013的走线短
5.4 使晶体走线远离D+和D-
5.5 使用陶瓷电容来匹配晶体的电容