原创 SoC中模拟/数字信号电路设计签核问题的解决之道

 

    这是因为模拟和混合信号（A/MS）电路设计需要在电气级进行大量验证工作，尽管这部分的电路仅占SoC全部组件数的一小部分。如果我们不能尽可能地进行A/MS验证，最终就可能必须经过多次设计反复才能完成该项设计。此外，如果我们采用现有的方法来执行额外的验证，我们就可能面临投片（tapeout）日期严重延迟的局面。后果如何呢？SoC实现目标应用会被延迟，而终端产品也就错过了最佳的市场时机。

 

    在投片制造之前，实现对SoC中A/MS设计签核必须要做哪些工作呢？对于速度、功能和晶体管数量急剧成长的这一代A/MS电路而言，在整个验证过程所面临的问题更大；而随着各种电源模式被应用于可携式设计之中，其挑战也将更为严峻。例如，最新纳米硅晶技术的讯号噪音比（S/N）性能变得较差，而其模拟晶体管也产生了更多的变量。现有的设计和验证工具虽然适用于小型模拟模块，但远远不能满足这些复杂A/MS电路的设计要求。

 

    与目前大型数字设计中不同团队分别设计编码和验证的方式不同，A/MS设计工程师在将其设计整合于SoC的其他部分之前，通常先建构并测试他们自己的电路。传统的方法让A/MS设计工程师必需使用较多的手动工作。但对于PCI Express等高速串行接口中的模拟电子模块中，有关的抖动规格可能就长达数百页。把这些规格转换为适合于典型Spice仿真器的测试测量是一件令人怯步的任务。除了编写正确的测试之外，设计工程师还需要透过所有制程极端情况、电压、温度和电路的运作模式来执行这些测试。通常，测试是针对具体的仿真器和设计，因此对将来的计划或不同的设计团队并不有可转移性。

 

    既然设计的模拟部分对整个组件设计的成功承担着大部分的风险，同时，模拟/混合讯号设计所面临挑战的复杂性与日俱增，因此，设计工程师需要可因应的新测试方法。

 

    在投片之前应该进行彻底的测试，而更多的A/MS模拟也必须自动完成，才能真正的免除手动作业。模拟测试基准自动化可能有所帮助。对于执行产业标准协议或规格的组件或电路而言，利用最新的模拟测试基准可以大幅减少建立测试的负担，并尽早对电路如何满足设计目标要求的情况作出反馈。因为测试基准自动化可以独立于任何特殊电路和仿真器之外，它容许下一个计划或不同的设计团队重用其设计。为了获得及时的模拟结果，设计团队要获得更多的Spice和Fast-Spice授权，以解决在实现彻底的测试覆盖过程中所面临的瓶颈。

 

    在采用严格和自动方法的情况下，如果设计团队采用最新的测试基准和模拟技术，并摒弃传统的方法，那么就可以实现A/MS设计签核。所以，现在的问题在于：我们要如何改变长久以来手动方式进行A/MS设计和验证的习惯？

 

作者：Sandispan Bhanot

总裁兼执行长

Knowlent公司