原创 成功设计结构化ASIC的五个关键因素

文中提到一种新兴的asic技术，结构化asic，除了Altera的 HardCopy II以外，还有几家公司有结构化asic，easic 。下图是easic公司给出的一个FPGA、ASIC和结构化ASIC的一个比较图。看上去结构化ASIC将会有较好的发展前途。不知道事实是否如此，我们将试目以待。就在看到上述消息的同一天，我看到了《结构化ASIC是否有其存在价值》一文，这里给出了一些结构化ASIC的发展现状。

https://static.assets-stash.eet-china.com/album/old-resources/2009/5/8/557af115-6eb6-4589-9859-2476a699358f.rar

《结构化ASIC是否有其存在价值》

现在的 ASICs ASIC 设计 变得 越来越复杂，开发风险也越来越大，半导体业界已经迅速转向标准单元 ASIC 的有效替代方案。在过去的几年中，硅芯片供应商开始提供一类新的 ASIC ——“结构化 ASIC ”，与传统标准单元 ASIC 相比，此方案有效的减小了设计风险，实现了高性能、低功耗以及合理的价格。

    structured ASIC 结构化 ASIC 与标准单元 ASIC 的区别在于， structured ASIC 大部分 结构化 ASIC 经过预先加工，在制作过程中进行准备，为后续的专用设计预置在最佳阶段。当用户专用设计信息到达后，这些预置晶片采用顶部的几个金属层来进行定制 structured ASIC 结构化 ASIC 生产。而且， structured ASIC 结构化 ASIC 用户只需花费顶部几个金属层流片成本，而不像标准单元 ASIC 那样，进行全套掩模版的替换。同样，由于 structured ASIC 结构化 ASIC 大部分经过了预先制造，因此，周转时间比标准单元 ASIC 大大缩短。

    设计人员应非常重视成功设计 ASICs ASIC 的五个关键因素：风险、成本、性能、方法和“ 100K 批量瓶颈”。本文将阐述这些成功因素，解释 Altera 最新 structured ASIC 结构化 ASIC —— HardCopy II 器件——是如何在这五个方面获得成功的。

    因素 1 ——减小风险

    标准单元 ASIC 没有充分发挥每个制造规范的功能，因此带有很大的风险。非功能硅芯片意味着必需在器件调试、解决问题、验证新设计以及最后器件重新制造上花费大量人力物力。这些阶段成本高，耗时长，延缓了产品上市时间，从而缩小了市场份额。

    structured ASIC 结构化 s ASIC 是标准单元 ASICs ASIC 的有效替代方案，它本质上不具有标准单元 ASIC 设计那样的风险。特别是对于当今的工艺节点设计，市场要求在开发的每个阶段，每次都能一次实现芯片功能，将风险降到最低。

    Altera 的 HardCopy II 器件是在成功的第一代HardCopy 器件基础上制造的，采用了同样验证过的方法，在每个开发阶段都将风险降至最低。通过在 Stratix ? II FPGA 中进行原型设计，在无缝移植到 HardCopy II structured ASIC 结构化 ASIC 之前，工程师可以根据需要验证和修改设计，直到符合所需的功能要求。

    FPGA 所验证的设计用于开发 structured ASIC 结构化 ASIC ，因此设计人员在很大程度上减小了出现非功能硅芯片的风险。而且， HardCopy II 器件与其原型 FPGA 引脚完全兼容，无需对 FPGA 开发系统做任何修改。 HardCopy II 器件与 Stratix II FPGA 采用同样的 90-nm 制造工艺，进一步减小了风险。 ASIC 设计人员能够充分利用 Altera 在已经批量发售 FPGA 上所取得的开发和制造经验，将风险降至最低。

    因素 2 ——降低成本

    时间就是金钱。 尽管这是老生常谈，但对于 ASIC 设计人员依然非常重要：特别是在要求产品迅速上市的时候，迫切需要减小时间和资金投入。

    Structured ASIC 结构化 s ASIC 有两类成本组成——器件成本和器件所有权成本。传统上，大部分 structured ASIC 结构化 s ASIC 通过压低单元成本来降低器件成本，却不能降低总体拥有成本。

    很多因素都会影响总体拥有成本，如总体开发费用和不能及时上市的代价等。这两种成本彼此密切相关：据高不下的开发费用往往来自于较长的开发周期。掩模版也是构成总体拥有成本的明显因素，并且是标准单元 ASIC 总体拥有成本中迅速上升的部分，但是同重新设计标准单元 ASIC 相比，它还不是最重要的因素。

    重新设计极大的影响了产品面市时间。由非功能硅芯片造成的重新设计使设计人员又回到了画电路板上。设计人员花费大量时间和精力调试器件，同时还面临着第二次要成功的压力。这都影响了产品及时面市，并有可能丢掉市场份额。

    设计人员考虑以 structured ASIC 结构化 s ASIC 来替代标准单元 ASIC 时，除了器件成本外，应该重视总体拥有成本。 structured ASIC 结构化 s ASIC 能够从根本上简化器件重制，并可以重新使用经过验证的设计，因此可以缩短产品面市时间。

    HardCopy II structured ASIC 结构化 s ASIC 不仅实现了非常低的单元成本，还将总体拥有成本降到了最低。 HardCopy II 器件的创新逻辑结构采用了精细粒度逻辑单元—— Hcell 。这种单元粒度使器件具有很高的逻辑门数量而价格很低。 HardCopy II 器件通过高效的设计方法减小了总体拥有成本，该方法将 FPGA 原型无缝移植到 structured ASIC 结构化 ASIC 上，实现了“一次成功”硅芯片，以及产品及时生产和及时面市。

    因素 3 ——符合性能要求

    为使 structured ASIC 结构化 s ASIC 符合标准单元 ASIC 的性能要求，结构化单元等基本设计实体的抽象层应该是能够用于普通设计流程的高性能单元。抽象级别越高，对性能进行优化的限制也就越多，整体设计也就越慢。

    HardCopy II 器件采用精细粒度逻辑单元，提高了 structured ASIC 结构化 s ASIC 的性能表现。这些器件都采用 1.2V ， 90-nm 工艺技术，体系结构可提供超过 350MHz 的系统时钟。用户可以轻松实现象标准单元 ASICs ASIC 那样的各种应用。

    因素 4 ——高效的设计方法和经过验证的 IP

    第三方 EDA 供应商提供的各种专有工具都支持现在的大多数 structured ASIC 结构化 s ASIC 。这就需要设计人员解决综合和流程的挑战。设计人员要重新学习使用这些工具。这些工具需要在输入和输出点加入转换器，因此与现有的流程不能完全兼容。正式设计之前，必需花费时间和精力整合设计流程和方法。

    标准单元 ASIC 设计人员投入了大量的资金进行工具和基本设计开发。 structured ASIC 结构化 s ASIC 已经开始迅速替代标准单元 ASIC ，其设计应能够简便的同现有开发环境集成到一起。这不仅节省大量的资源和时间，而且还避免了采用新工具的风险。

    插入到设计编辑器的 Synopsys DC-FPGA 等业内标准软件都可以设计开发 HardCopy II 器件。这种解决方案实现了花费最小投入和精力，充分利用现有基础结构的简便方法。

    无论 IP 内核是否经常使用，设计人员都必需在新设计中花费相当的时间和精力对其进行综合、验证。如果内核不能充分发挥功能，并且同设计模块其余部分不兼容，将会导致硅芯片的失败。

    由于 HardCopy II 设计方法将经过 FPGA 验证的网表无缝移植到 structured ASIC 结构化 ASIC 上，因此将风险降到了最低。

    IP 内核已经是网表的一部分，不需要再进行额外的综合或验证，从而节省了大量的时间和资源。由于内核在系统内同 FPGA 经过了功能验证，因此保证对每个规范都能正常运转。

    因素 5 ——打破 100K 批量瓶颈

    到目前为止， structured ASIC 结构化 s ASIC 仅限于 10K 到 100K 单元产量。这种局限主要来自于制造成本和基本设计实体对管芯面积的限制。传统上，这些器件无法象标准单元 ASIC 那样进行大批量应用。

    HardCopy II structured ASIC 结构化 s ASIC 打破了 100K 瓶颈，使 structured ASIC 结构化 s ASIC 能够同标准单元 ASICs ASIC 在大批量上进行竞争。 HardCopy II 器件精细粒度 Hcell 结构实现了极高的低价格逻辑门数量。在很多应用场合，用户可以选择这些器件作为标准单元 ASICs ASIC 的替代方案。

    总之， ASIC 设计人员在设计其 structured ASIC 结构化 ASIC 器件时应仔细衡量这五个重要因素：成本、风险、性能、方法和 100K 批量瓶颈。 Altera HardCopy II structured ASIC 结构化 ASIC 器件作为标准 ASIC 设计的可行替代方案，在这五个方面都取得了成功。