来源 CEPARK电子网 http://www.cepark.com/Index.html#
现场可编程门阵列(FPGA)是基于通过可编程互联连接的可配置逻辑块(CLB)矩阵的可编程半导体器件。与为特殊设计而定制的专用集成电路(ASIC)相对,FPGA 可以针对所需的应用或功能要求进行编程。
虽然具有一次性可编程(OTP)FPGA,但主要是基于 SRAM 的,其可随着设计的演化进行重编程。
了解方框图的各个焦点区域方面的详情,请参照如下内容。
FPGA 结构图
当今的 FPGA 支持很多 I/O 标准,这样就为您的系统提供了理想的接口连接。FPGA 内的 I/O 按组分类(见下图),每组都能够独立的支持不同的 I/O 标准。当今领先的 FPGA 提供了很多 I/O 组,这样就实现了 I/O 支持的灵活性。
可配置逻辑块是 FPGA 内的基本逻辑单元。实际数量和特性会依器件的不同而不同,但是每个 CLB 都包含一个由4或6个输入、一些选型电路(多路复用器等)和触发器组成的可配置开关矩阵。开关矩阵是高度灵活的,可以进行配置以便处理组合逻辑、移位寄存器或 RAM。高级 CLB 简介如这里所示。相应器件的数据手册中提供了更系统的详情。
业内大多数 FPGA 均提供数字时钟管理(Xilinx 的全部 FPGA 均具有这种特性)。数字时钟管理几乎消除了过去设计者在将全局信号设计到 FPGA 中时不得不面对的歪斜和其它问题。
当今的 FPGA 已经远远超出了先前版本的基本性能,并且整合了常用功能(如 RAM、时钟管理和 DSP)的硬(ASIC 型)块。 FPGA 内的基本元件如下。
CLB 是 FPGA 内的基本逻辑单元。实际数量和特性会依器件的不同而不同,但是每个 CLB 都包含一个由4或6个输入、一些选型电路(多路复用器等)和触发器组成的可配置开关矩阵。开关矩阵是高度灵活的,可以进行配置以便处理组合逻辑、移位寄存器或 RAM。相应器件的数据手册中提供了更系统的详情。
CLB 提供了逻辑性能,灵活的互联布线在 CLB 和 I/O 之间发送信号。有几种布线方法,从专门实现 CLB 互联的到快速水平和垂直长线,再到实现时钟与其它全局信号的低歪斜发送的器件。除非特别规定,设计软件使得互联布线任务从用户眼前消失,这样就极大地降低了设计复杂度。
当今的 FPGA 支持很多 I/O 标准,这样就为您的系统提供了理想的接口连接。FPGA 内的 I/O 按组分类,每组都能够独立的支持不同的 I/O 标准。当今领先的 FPGA 提供了很多 I/O 组,这样就实现了 I/O 支持的灵活性。
大多数 FPGA 均提供嵌入式 Block RAM 存储器,这可以在您的设计中实现片上存储器。这可以为您的设计实现片上存储器。Xilinx FPGA 在 36 kb 块中提供高达 10 Mb 的片上存储器,可以支持真正的双端口操作。
业内大多数 FPGA 均提供数字时钟管理(Xilinx 的全部 FPGA 均具有这种特性)。Xilinx 推出的最先进的 FPGA 提供数字时钟管理和相位环路锁定。相位环路锁定能够提供精确的时钟综合,且能够降低抖动,并能够实现过滤功能。
由于具有可编程特性,所以 FPGA 是众多市场的理想之选。作为行业领袖,Xilinx 为各类市场和应用提供了全面的解决方案,包括 FPGA 器件,先进软件和可配置的现成 IP 核。
文章评论(0条评论)
登录后参与讨论