原创 SOPC的趋势

 2007-10-29 08:55  2793 8 11 分类: FPGA/CPLD

SOPC的现状与趋势<?xml:namespace prefix = o ns = "urn:schemas-microsoft-com:office:office" />

最近一直在研究SOPC的技术和走势。可以说SOPC是一个融合体：融合了SOC和FPGA的技术，同时也在ASIC和可编程器件之间找到一个折衷点。可以说未来很难预测。几家主要的可编程器件厂商都相继推出了自己的SOPC产品，可以说各有特点。

围绕SOPC有很多可以学习和借鉴的地方。以下为自己的一点体会。很多拙见也许并不正确，希望能抛砖引玉。

1、SOPC的“大脑”

我想SOPC中一个重要的部件是CPU，因为没有这个大脑，也就谈不上SOPC了。围绕着这个CPU，各个厂家各出其招。

首先是软核的方案，Altera成功推出Nios和Nios II(参见http://baike.baidu.com/view/604405.htm)，在Cyclone等系列上得到了广泛的应用；Xilinx也不甘落后，推出了MicroBlaze，新的系列产品都支持这个CPU。在SOPC中使用软核的好处不言而喻，和普通SOC中使用软核有异曲同工之处。一方面给使用者带给了设计上的灵活性，同时升级到其他系列产品也很方便；几款软核还可以嵌入RTOS。Nios还给用户提供了自定义命令的功能。可以说软核的使用加快了FPGA市场的普及。

正是因为看到这个市场，CPU的风云人物ARM也不甘落后，也和Actel一起推出了Cortex-M1，也准备在FPGA软核这个市场上大显身手。本人比较看重Cortex-M1，ARM的市场占有率是一个主要的原因。Cortx-M1和ARM以前的产品有兼容性，因为很多嵌入式系统使用的是ARM7或ARM9，这样在系统升级的时候，投入的成本会小得多。这个偏向也许是因为我一直使用ARM做开发，对它比较熟悉。

下面简单介绍各个软核的特点：

① Xilinx的MicroBlaze

感觉和ARM7比较接近，32bit RISC，3级流水线，哈佛结构。采用IBM的总线构造CoreConnect，感觉没有太特殊的地方。开发工具为ISE.（很想知道它占用FPGA的情况）

② Altera的Nios II

也是32 bit RISC，据说可以达到200DMIPS，采用Altera特有的总线结构Avalon总线结构。根据性能需要，可以有三种的选择：快速，标准，经济，占用的FPGA资源相应减少。支持RTOS，例如MicroC/OS-II以及Nucleus Plus。（我更希望它支持ucLinux）,开发工具为Quartus II中的SOPC builder.

③ ARM的Cortex-M1

本人比较熟悉ARM7和ARM9，Cortex-M1还是第一次接触，通过一些资料知道了它的一点细节：Cortex-M1的性能参数大致为：基本相当于ARM7-TDMI,，使用thumb2命令集的一个子集，最高频率为170MHz，处理能力达0.8DMIPS/MHz，占用FPGA资源为4300TILE.。开发工具还是那些常用的啦（ADS，Realview等）

接下来看一看硬核的方案。Altera推出的带有硬核的SOPC是Excalibur，它的设计思想是把Apex20KE与一个ARM922的200MHz集成起来，这个主意看起来很不错，但是实际效果并不好。在Altera的官方网站上，已经明确告诉用户，新的设计不推荐使用这个器件。我想主要原因应该是产品定位和成本的问题。Excalibur并不适合做终端产品，因为它太贵了；如果作验证系统的话，他又太弱了，很多厂家推出专门的FPGA验证系统。所以看来是市场决定了产品生存。所以看来Altera现在的SOPC主打产品还是使用NIOS-II作为CPU。

再来看看Xilinx的硬核方案，Xilinx使用IBM的power PC作为硬核，而且有的系列还集成了DSP slice可以说，性能很高，毫无疑问他的产品定位应该主要是高端的通信，军事，多媒体等领域。我想Xilinx推出这些产品的一个重要原因，就是他解决了价格的问题。因为它使用的是65nm和90nm的工艺，而且采用ASMBL技术，所以可以低成本提供高性能的芯片。