1. ADC视为模拟器件,下面铺模拟地。模拟地和数字地在总电源处相连。
2. ADC的时钟很重要,它的抖动jitter会很大影响SNR。Clock最好也在模拟地上,使用jitter很小的器件产生时钟。如果需要从数字部分如FPGA引过来,最后通过变压器耦合,以避免数字地的噪声干扰。
3. 差分的输入比单端输入SNR要好的多。
4. 选择位数的时候注意留一点裕量,要考虑ADC的噪声位数,INL,DNL带来的LSB误差。
5. 可以分开模拟和数字电源,注意电源和reference的噪声。
6. 过采样oversampling,然后数字滤波,即使是最简单的平均也可以大大提高SNR,采样速度提高一倍可以提高3dB的SNR,或者使用2个AD并联也是一样的效果。
hongqi1029_800556847 2008-8-7 11:44