原创 Cyclone II引脚连接 -II．PLL

II．PLL<?xml:namespace prefix = o ns = "urn:schemas-microsoft-com:office:office" />

<?xml:namespace prefix = v ns = "urn:schemas-microsoft-com:vml" />

以EP<?xml:namespace prefix = st1 ns = "urn:schemas-microsoft-com:office:smarttags" />2C5为例，它内部有2个PLL，每天PLL的输入时钟可以是4个pin中的一个，或者是2对差分信号中的1对。PLL1的输入为CLK0～3，PLL2的输入为CLK4～7。

CLK0同时也复用为LVDSCLK0p，CLK1复用为LVDSCLK0n。

外部的时钟如果是单端信号，则可以接CLK0～3中的任一个；差分时钟则与CLK0和CLK1连接。

为什么PLL1的输入可以为CLK0～3中的任一个？我们可以在CLK0～3分别接上不同的时钟，内部使用复用器来选择其中一个作为PLL的输入。还有其它什么作用吗？

如果是需要同时有2个输入时钟来驱动PLL的话，2个输入应分别从CLK0～3或CLK4～7输入。

Cyclone II是数字芯片，但是其PLL电路却包含有模拟部分。因此PLL的供电和地分为了VCCA_PLL1,2，VCCD_PLL1,2，GNDA_PLL1,2，GNDD_PLL1,2，使用单独的1.25V模拟电源给VCCA_PLL1,2供电，GNDA_PLL1,2需要连接到隔离的模拟地。最好在电源层给划出一片VCCA_PLL1,2，否则使用超过20mil宽的导线给VCCA_PLL1,2供电，加上磁珠和电容去耦。