在编译和综合人民邮电出版的刘韬老师编写的《FPGA设计实例导航》中在第5章所提供的实现一路uart通讯 VerilogHDL程序时,Quarts II中的Timing Analyzer Summary给出了红色警告,但是我不知道怎么来识别和纠正这些红色警告所表示的信息?
希望高手指点下,一般怎么处理这些红色警告!
谢谢!
附图:Quarts中Timing Analyzer Summary红色警告!
发布
看不到图片啊
ash_riple_768180695 2008-2-20 09:04
看不到图片啊