原创 FPGA与单片机简单的并口通讯

单片机和FPGA通讯
【1】可以使用单片机的总线结构来做通讯，这个例子是基于51单片机的https://static.assets-stash.eet-china.com/album/old-resources/2008/12/6/2eb5e12e-5e75-49d0-919c-3c4ea541b4a5.rar


【2】可以独立的设计（下面是我自己曾经用过的代码）
有两种方式：
    一种是单片机提供了数据线接口和地址线接口以及时钟线和使能线，这样在时钟的上升沿数据写入指定的地址。但是这种方式占用较多的数据线。
   一种是单片机提供数据线和时钟线，地址可以由内部的计数器根据时钟上升沿的数目产生，下面的代码就是按照这中思路来设计的
module parral_communicate(wr,cs,data,lock_up,
                          frequence_word,wave_select,clk_select,
                                  compare_word);
input  wr;
input  cs;
input  [7:0]data;
input  lock_up;
output [31:0]frequence_word;//
output [2:0] wave_select;   //
output [3:0] clk_select;    //
output [7:0] compare_word;  //输出信号

reg [31:0]frequence_word;
reg [2:0] wave_select;
reg [3:0] clk_select;
reg [7:0] compare_word;
   
reg [7:0]temp_reg[5:0];
reg [3:0]counter;

//ganerate regster addres  
always@(negedge wr or posedge cs)
begin
   if(cs)
     counter<=0;
   else if(!cs)
     counter<=counter+1;
end

//write data to regster 
always@(posedge wr)
begin
  if(!cs)
     temp_reg[counter]<=data;
end
//sent data to inter regster,and come into effect with the rising edge of lock_up
always@(posedge lock_up)
begin
  frequence_word<={temp_reg[3],temp_reg[2],temp_reg[1],temp_reg[0]};
  wave_select<=temp_reg[4][2:0];
  clk_select <=temp_reg[4][7:4];
  compare_word<=temp_reg[5];
end
endmodule


【3】上面所写的用法都很简单，仅仅是为了传输数据而已，根深一点的可以去使用标准的通讯时序