原创 fpga未用管脚怎么处理?

2011-1-12 15:28 7870 14 15 分类: FPGA/CPLD

google上搜到了这个文档,

不过只是关于xilinx的coolrunner系列的。

1.文档里有些话实在是读不懂呀!!下面划红线的怎么翻译呢??

c5621b0f-afda-4c28-906b-aadaeaa535df.JPG

2.不用的管脚设置为三态是不是应该只能针对双向的IO pins

单向的input pins应该不能设为三态吧???


attachment download


PARTNER CONTENT

文章评论1条评论)

登录后参与讨论

用户377235 2015-9-4 17:35

这个意思就是说,为了以后的升级或应用扩展,可以考虑将未用的管脚用10k电阻上拉,未用管脚也可以直接在内部或外部直接连接到VCC和GND,但是这样子以来后续扩展升级就不方便了。

tengjingshu_112148725 2009-6-15 08:59

图片看不到,你没有上传到END上,都还在你硬盘上。现在在EDN上传博客,很有欺骗性,直接复制粘贴你以为图片已经上传上了,其实没有
相关推荐阅读
用户1374002 2011-01-25 09:14
FPGA技术实践文章汇总(zt)
实践性的:可以直接指导实践的,可以改进工作方法的。   Mon Apr 12 2010 17:30:20 GMT+0800 (China Standard Time) DDR3 memor...
用户1374002 2010-12-07 14:02
# FPGA大公司面试笔试数电部分,看看你会多少?(zt)
1:什么是同步逻辑和异步逻辑?(汉王) 同步逻辑是时钟之间有固定的因果关系。异步逻辑是各时钟之间没有固定的因果关系。 答案应该与上面问题一致 〔补充〕:同步时序逻辑电路的特点:各触发器的时钟端全部连接...
我要评论
1
14
关闭 站长推荐上一条 /3 下一条