最新发表 推荐阅读 明星博主 原创博文 年度排行 博文排行 博文评论 FPGA/CPLD MCU/ 嵌入式 模拟 电源/新能源 测试测量 通信 智能手机 处理器与DSP PCB 汽车电子 消费电子 智能硬件 物联网 软件与OS 采购与分销 供应链管理 工程师职场 EDA/ IP/ 设计与制造 无人机 机器人/ AI 医疗电子 工业电子 管理
用户138048
文章：63 阅读：175692 评论：16 赞：392
好友 私信 个人主页

原创 PCB中的3W和20H原则

2008-7-19 11:18 5658 6 8 分类: PCB


3W规则

为了减少线间窜扰，应保证线间距足够大，当线中心距不少于3倍线宽时，则可保持70%的电场不互相干扰，称为3W规则。如要达到98%的电场不互相干扰，可使用10W规则。

20H规则

由于电源层与地层之间的电场是变化的，在板的边缘会向外辐射电磁干扰。称为边缘效应。可以将电源层内缩，使得电场只在接地层的范围内传导。以一个H（电源和地之间的介质厚度）为单位，若内缩20H则可以将70%的电场限制在接地边沿内；内缩100H则可以将98%
写原创有奖励！2024面包板原创奖励正在进行中
PARTNER CONTENT
换一换> 更多>

文章评论（2条评论）

登录后参与讨论

用户138048 2009-5-23 23:33

中心距：两根线中心之间距离 H是信号层到参考面的距离。线与线直接的串扰与H有着直接的关系，H越小，串扰越小。一般来说，5H是最安全的距离，这种距离下，窜扰可以忽略。特别是达到GHZ的信号，如FSB,PCIE,SATA等，他们一般都要且有5H,至于DDR2,一般是2H，并不是是DDR2频率不高，主要是空间限制。PCI信号1H就够了，当然，如果线与线的距离小于1H,W会对窜扰有影响，一般来说，线距要求大于线宽。
回复

用户1395778 2009-4-13 14:10

1.中心距是什么？ 2.1个H是多少，H是什么单位？
回复
相关推荐阅读
用户138048 2010-01-18 15:49
Quartus2相关文档
以下是压缩包内的几个文档The advantages of LPM.pdfLPM quick reference guide.pdfDescription of LPM modules.pdfInst...
用户138048 2010-01-17 23:39
Verilog Coding Style Proposal_final.pdf
...
用户138048 2010-01-17 23:37
Accelerating Design Cycles Using the Quartus II So
...
用户138048 2010-01-17 23:35
使用ModelSim进行设计仿真.pdf
...
用户138048 2010-01-17 23:33
timing analysis
...
用户138048 2010-01-17 23:16
异步FIFO的Verilog设计.pdf
...
用户138048
文章：63 阅读：175692 评论：16 赞：392
好友 私信 个人主页
EE直播间
更多
在线研讨会
更多
我要评论
2
6
关闭 站长推荐上一条 /3 下一条
  • 帖子
  • 博文