原创 模拟电源去噪的困惑与感悟1

       做模电电源质量的好坏占到系统成败的50%，可是如何设计一个干净的模拟电源却是难上加难。

       我的应用系统都是数模混合的场景，没有只做模拟的情况。数字部分几乎难以避免DCDC供电。

       所以我需要的充满DCDC噪声的环境中产生一个干净的模拟电源，这是一个极大的挑战。

       我看过有关DCDC或者ACDC后面加个LDO降噪的文章。开始我并没有太多的怀疑，只是去简单的模仿。直接找了个输出噪声指标低的LDO配合陶瓷输出电容做了设计。结果是离要求差的很远。我做了很多参数调整换过3种DCDC、3种LDO，最好的指标也就是3.5mV的峰峰值。我是用在AD数据采集的场合。这样的噪声只够给一个8位9位的系统供电，我的ADC是12位14位的。又查阅了很多电源产品的技术指标才领悟到：普通DCDC加普通LDO的低噪声说法不是针对ADC数据采集系统的低噪声，而是针对普通的数字电路而言的。这个所谓的低噪声其实就是峰峰值大概20mV的指标。针对于普通应用来说确实算是低噪声了，市面上买个ACDC或者DCDC噪声绝对不止20mV。但这离我想要的还差几个数量级。这意味着简单的模仿无法跨越3mV峰峰值的极限。

       这个时候意识到选LDO不仅要关注输出噪声，还要关注PSRR。也就是LDO内部的反馈环路带宽，超出这个频带的输入纹波都是无能为力的。通常带宽的转折频率是几十KHz，有个别能到100KHz的。即便是选100KHz开关频率的DCDC，输出谐波也于占空比有关，包含个很强的3次5次谐波在所难免。这下可真不知道如何是好。厂商都把DCDC的开关频率拼命往高了做谁往低了做呀，除非是很老的器件。找这么偏的LDO能买到吗。

       好在人品不错找到了专用的DCDC，对输出的谐波做了抑制处理。可是很明显效率又不行了。先将就做了设计，实测数据果然谐波很小（100KHz次峰，300KHz主峰，往后都是平坦的）。实验的时候单独用一台试验用数显线性电源供电。但是这东西有什么用呢？1.DCDC效率60%左右，很低。2.DCDC没有PSRR的概念和普通的DCDC输入并联使用谐波抑制功能等于没有。难道真的是鸡肋。

       在看音响电源电路的时候发现了可能的突破口。音响用的电源变压器都很大，上面标称的额定参数远远超出了实际需要。实际上几乎都是这么用料的，市电电网的噪声还抑制的不错。因该是利用磁耦合隔离高频信号。电场和磁场相互转换的时候变压器起了低通的作用。那么用谐波抑制DCDC加隔离型电感是否可以做LDO的前级滤波。这样数字部分仍然可以用高效的DCDC而没有后顾之忧？