原创 基于SOPC的DDS

[attach]139642[/attach
这个是用DDS制作的，是我们08年参加电子设计竞赛的作品，用得Altera cyclone i EP1C6,但是用得VHDL.现在改学VERILOG ,还是VERILOG好学一些。由于无法上传附件，只好贴出来，可以下载具体的说明见附件。

另外，顶层原理图在附件中，供大家联系时参考。[attach]139644[/attach]
附件里的  dadds.vhd是生成DDS的模块
                  dalay.vhd是延时模块，将nios和dadds二者同步
                  main.c是主函数，控制按键的读取和LCD的显示
                  lcd_1602.h是1602的驱动。

如果采用片内的ram时，使用nios必须搞精简函数库，不然你8k的存储空间是存不下这段代码。