作者: 时间:2007-10-05 来源: | |
摘要: 分析归纳了信号处理系统信号模型和记录仪记录重演系统实现的信号场景仿真系统。给出该系统的通用信号编码、信号复合分解方法和电路实现。 引言 数据记录仪是高速数据接口、大容量存储的集合体,主要用于信号处理数据记录和回放。记录仪具有完整的数据记录、数据回放和数据定位功能。它能将转瞬即逝的信号场景保存下来,进行反复再现。为精细反复的信号分析、信号处理算法实验和设备调试提供方便。用户如果要将完整记录和再现信号场景的话,需要通过自己的接口电路实现,这就是记录重演电路。用记录仪和记录重演电路,可以方便地实现性能优越的半实物仿真系统,具有重要的应用价值。 记录仪 图1 是记录仪原理框图。记录数据通过并行数据接口进入内存,由CPU通过SCSI或高速网络接口写入磁盘或磁盘阵列。记录仪记录接口包括:记录数据、使能和记录时钟。记录仪重演接口包括:数据提取时钟、输出数据时钟、重演数据、重演数据有效信号。 图1 记录仪框图 记录仪以一定数量记录数据作为一个记录单位,记录单元有编号和附加时间信息作为数据检索依据。用户还可以添加事件标志。事件标志含记录单元编号和时间信息。 记录数据回放是以顺序数据流方式进行的。不能对控制记录仪对记录数据进行随机选择回放。可以有三种方式对记录数据回放速率进行控制,以记录时的时钟频率回放、以用户指定的频率进行回放和以用户提供的数据提取时钟进行数据回放。 记录时的时钟频率是记录仪在记录开始时测量的记录速率。并不反映记录过程的记录时钟频率变化。因此,三种方式其实只是两种。以上是我们进行记录重演系统设计的出发点和主要依据。 记录仪半实物仿真系统 图2 是一般信号处理系统外部接口。同步连续数据包括指各种形式的A/D数据和对应数据时钟,例如LVDS或RS422 电平的多路A/D数据;时序信号是外部控制信号;有些信号处理数据是通过FIFO输入的,也有信号处理是通过FIFO输出处理结果。网络接收和发送数据也很常见。由于网络传输时延具有不确定性,因此网络接口更多用来传输处理结果数据,它们共同特点是数据存在有限时间,并且随机出现。 图2 信号处理系统外部接口模型 通过记录仪实现的半实物仿真系统如图3所示,以记录重演方式完成图2虚框部分功能。 即将信号处理系统外部信号输入和处理结果输出到记录仪;将记录仪重演数据还原为原来的信号形式。记录重演最主要的要求是要保证信号处理系统状态再现。 记录重演系统设计 记录中各种信号表示和数据复合方法 各种信号必须经过编码和数据复合,才能满足记录仪记录数据流要求。在图3中存在两种类型数据,连续数据序列和间断型数据序列。其中同步数据是连续的,异步数据和网络数据是间断型数据。连续数据序列是数据在时间上有规律,间断数据则是数据在时间上无规律。多个连续数据序列可能具有不同的时间规律,但它们可以被统一表示。 图3 记录重演系统 连续数据序列可以表示为某种时间规律的数据。间断数据序列则必须把数据和数据存在与否都表示出来。时序信号既可以看成是0和1的连续数据流,也可以看成是对应某些事件的有效控制数据集合。后者可以作为间断数据处理。 记录中各种信号表示是记录重演的数据复合、分解工作的出发点,也常被作为工作的一部分内容。把图3的各种信号数据表示成相同速率的连续和间断数据序列对于后续的数据复合来说最为方便和自然。如果所有数据序列速率是相同的,那么复合数据块结构比较简单。以多个记录字表示所有待记录数据和该数据块定界数据。表1 给出一个同速率数据序列复合例子。它由是4个通道A/D值、时序编码和数据块定界数据组成。 其中第16位100起作用,S1、S2、S3是若干个时序的编码。实际上,数据块定界数据可以是用1位0、1交替变化的数或其它规律变化的数。这样编码效率更高。 对于速率相差整倍数的若干数据序列可以以表2 方式复合,同样需要数据块定界数据。 在表2中序列2速率是序列1速率的m倍,序列3速率是序列1速率的n倍。序列2速率和序列3速率关系就是任意两种速率关系。比较令人惊讶的是,当去掉序列1以后,就是有多个具有不同的速率的数据流复合的一般情况。复合数据块速率为序列2、序列3速率的最大公约数。 数据记录重演电路设计 数据复合和分解是记录重演电路的核心,它可以用状态机实现,详见[1]。数据记录电路复合电路是记录电路核心,它的状态图如图4所示,其中w1-wn为数据块各个数据字。 图4 复合电路状态图 重演电路如图5所示。 图5 表2格式重演电路(无序列1) 本文对信号处理系统外部信号环境进行了分析,给出记录重演信号场景仿真的电路组成。详细研究了记录重演系统设计核心的信号编码和复合问题,给出了通用的高效率编码和复合解决方案。本文给出了完整的记录仪记录重演系统信号处理系统场景仿真的解决方案和具体设计方法。 |
文章评论(0条评论)
登录后参与讨论