原创 SignalTap II 抓取组合逻辑时,不能反映电路真实情况???

2008-10-19 18:20 4549 3 3 分类: FPGA/CPLD

SignalTap II 抓取组合逻辑时,不能反映真实电路情况。


对于这个问题,我不敢肯定是SignalTap II的问题,但我现在就遇到了该特殊的情况。下面简要说明下,我用的软件是QuartusII 7.2S3 Web Edition,在用SignalTap II调试一个项目时,发现一个复位信号总是不能复位,该复位信号是电源复位后延时一定时间后的信号(可以设定不同的延时时间来复位不同的功能模块)。


下面给出代码说明,如图1所示,采样到外部复位信号后,开始计数,当计数到100时,比较器条件成立,就输出cnt_over复位信号,即复位信号就是比较器的组合逻辑输出。然后用SignalTap II抓取cnt_over信号,如图1,可以发现cnt=100时,为0,而所描述的电路应该为1


点击看大图


1:复位信号的代码、RTL图与 抓取比较器的输出(复位)信号。


  在图2中,把输出的cnt_over信号,经过一个D触发器后,用SignalTap II抓取的波形,可以看出cnt_overcnt_over_reg信号,都反映了所描述的电路。


点击看大图


2:复位信号的代码、RTL图与抓取经过D触发器的复位信号


<?xml:namespace prefix = o ns = "urn:schemas-microsoft-com:office:office" />

 


再进一步确认:所描述的电路与真实的实际电路是否一致。


我把cnt_over信号分配到与一个外部LED灯相连的管脚,LED的另一端接高电平,当cnt_over信号为低电平,LED亮;把rst信号分配到另一空的管脚,好焊结一细导线,导线可接电源或地。这时开始验证,把rst导线触地后,再触电源,发现两种方法LDE表现一致,rst电线触电源时,LED始终是亮着的。


结论:(一家之言,待商榷)


这说明用该两种方法所描述的电路与真实的实际电路是一致。那为什么采用图1的方法,SignalTap II抓取的信号不对呢?我怀疑是SignalTap II不能及时地抓取组合逻辑的信号,而采用图2的方法,SignalTap II抓取的信号是经过D触发器的时序信号。

PARTNER CONTENT

文章评论0条评论)

登录后参与讨论
EE直播间
更多
我要评论
0
3
关闭 站长推荐上一条 /3 下一条